文章TMS320F28335时钟电路主时钟生成处理是PLL的时钟模块根据使用时钟的模块表电路TMS320F2803x的时钟电路主时钟生成的
时钟信号是所有运算和处理的来源。 CPU控制器的主频率时钟根据时钟信号生成。 时钟速度是CPU非常重要的性能指标，它决定着CPU处理基本指令的时间。
TMS320F28335的时钟电路主频时钟生成过程
主频率时钟如下生成，
图中生成的CLKIN是CPU的输入时钟，CPU输出SYSCLKOUT。 这两块表的频率是一致的。 CLKIN是对OSCCLK进行分频后的产物，或者是经过PLL对OSCCLK进行分频后的产物。 OSCCLK的发生有两种，分别为。
第一，使用外部时钟。
电路如下所示。
此时，时钟是从外部产生的。
二是与DSP内部的晶体振动电路一起使用外部晶体产生时钟。
电路如下所示。
此时，时钟由外部晶体和内部晶体振荡电路生成，时钟的频率由外部晶体决定。
基于PLL的时钟模块基于主频生成框图。 CLKIN可以通过OSCCLK直接分频产生，也可以通过PLL电路再分频得到。 在直接绕过PLL，直接从OSCCLK生成时钟的情况下，OSCCLK的时钟频率至少为150MHz。 这里，假设TMS320F28335的主频率需要设置为150MHz。
使用PLL电路时，结构如下。
即sysclkout=(OScclk*m )/N
一般来说，选择OSCCLK的频率为30MHz，m为10，n为2。 即sysclkout=(OScclk*10 )/2=150MHz。
使用时钟的模块时钟主要向CPU、外围设备、计时器和看门狗模块提供时钟信号。 这些模块需要时钟信号才能正常工作。 但是，各模块具体使用的时钟不同。 具体如下图所示。
看门狗电路
看门狗计数器是8位计数器。 由OSCCLK时钟512分频后，由看门狗分频器分频得到该计数器的操作时钟。
因此，看门狗复位所需的时间如下
time=1OS clk/512/n 28 time=frac {1} { OS cclk/512/n } *2^ {8} time=OS cclk/512/n 128
根据上式计算的时间，选择合适的喂狗时间。
看门狗产生的复位信号除了计数器达到最大值之外，还可能由外部复位信号产生DSP芯片。 此外，看门狗产生复位信号时，外部复位信号也变为使能。
在产生看门狗复位信号的同时，还产生看门狗复位中断信号，看门狗复位中断信号允许CPU在空闲或标准by模式下启动计时器。
TMS320F2803x的时钟电路主频时钟生成
照片不清晰。 原图在源文件中查找。
石英时钟源有两条路径，可以用于生成DSP所需的时钟。 其中第二路OSCCLKSRC2的发生有3种方式。 因此，总的来说，生成DSP所需要的时钟为4种方式。
1内部晶体振动1
石英振动频率为10MHz。
2内部晶体振动2
水晶振动频率10MHz。
3外部谐振时钟
通过外部水晶振动直接产生时钟脉冲，从XCLKIN端子提供给DSP。
4外部晶体与内部晶体振动电路一起产生时钟
具体推荐电阻、电容器的选择请参照手册。
PLL、看门狗由于和TMS320F28335的原理是一致的，因此这里不再重复。