用全加法器构成3位并行加法器
课程设计说明书
标题名使用全加法器构成3位并行加法器
院(系)计算机科学技术学院
专业(班)
学生的名字
指导教师
开始日期2011.12.31-2012.1.6
目录
1、设计主题2
2、设计目的2
3、设计任务2
4、设计流程2
4.1设计基础3
4.2设计原理5
4.3模拟和模拟8
5、设计心得8
1、设计主题
用全加法器构成3位并行加法器
2、设计目的
通过综合运用所学组成原理知识，根据要求设计具有一定功能的逻辑电路，掌握计算机系统的组成和内部工作机理，在了解计算机各功能部件工作原理的基础上，深入掌握数据信息流，控制信息流，识别计算机系统各模块之间的相互关系和整机在设计实验中应用学到的专业知识分析问题，提供解决问题的能力。
3、设计任务
1 .利用已知的1位二进制全加法器的逻辑结构，设计了具有并行功能的3位二进制加法器。
2、利用Quartus II完成电路图绘制，选择合适的逻辑电路和芯片。
3、对设计的电路分析其性能优劣，并与其他熟悉的电路进行比较，总结各自的优缺点。
4、利用软件进行模拟。
5、完成设计实验报告。
4、设计流程
4.1设计基础
加法器是计算机的基本运算部件之一。
)1) An Bn和进位输入Cn-1合起来称为全价，其菜单如下图所示。
anbn cn-1 fncn 000000110100101010101010101001101101100110011001111 a.(全加法器菜单)
全加法器逻辑图
从菜单中可以得到完全加法、Fn和进位输出的Cn表达式。
fn=anbn cn-1 anbn cn-1 anbn cn-1 anbn cn-1
cn=anbn cn-1 anbn cn-1 anbn cn-1 anbn cn-1
Fn也可以由两个半加成形成：
Fn=AnBnCn-1
但是，加法时间长，只是为了通过其位间进位进行串行传输，家庭全加法和Fi必须在低位进位Ci-1到来之后进行，加法时间依赖于位数，只要改变进位并以位为单位进行传输，就能够提高加法器的动作速度因此，各位的进位不依赖于前面的进位就可以了。 因此，我们使用“进位先行发生电路”同时形成各位的进位，实现高速加法。 这就是进位先行加法器设计思想的来源。
4.2设计原理
进位前进位发生电路是根据各进位的形成条件实现的。 若满足以下两个条件之一，则C1，C1 ) A1，B1均为1 )2) A1，B1之一，能够使C0的比特1进位。
能写C1的公式如下
C1=A1B1(A1B1 ) C0
只要满足下述任一条件，就能够形成C2，(1) A2、B2均为1； ) A2、B2中任一个为1，且A1、B1均为1； ) A2、B2之一为1，同时A1、B1之一为1，且C0为1。
能写C2的公式如下
C2=A1 B1(A2B2 ) A1 B1 ) A2B2 ) A1 B1 ) C0
从以上，同样得到
C3=A3B3(A3B3 ) A2 B2 ) A3B3 ) A2 B2 ) A1 B1 ) A3B3 ) A2 B2 ) A1 B1 ) C0
从上面的公式可以看出：
C1=A1B1(A1B1 ) C0
C2=A2B2(A2B2 ) C1
C3=A3B3(A3B3 ) C2
引入进位传递函数Pi和进位发生函数Gi。 其定义为以下：
Pi=Ai Bi。
Gi=AiBi
Pi的意思是，3360AI、Bi中的任意一个为1时，如果有进位输入，本位向高位发送这个进位，这个进位可以看作是低位进位越过本位直接传递到高位。
Gi的意思是，3360ai、Bi都为1时，无论有无进位输入，本位都一定会产生向上位的进位。
将Pi、Gi代入C1~C4式，得到：
C1=G0 P0C0
C2=G1 P1G0 P1P0C0
C3=G2 P2G1 P2P1G0 P2P1P0C0
以上分析显示，对于A3A2A1A0、B3B2B1B0和进位输入C0的输入项，每个输出项S3S2S1S0和进位输出C4分别为：
S3=A3B3C3
S2=A2B2C2
S1=A1B1C1
S0=A0B0C0
由此，可以描绘出以下电路原理的道路。
4.3模拟和仿真
5、设计心得
通过这门课程的设计，我自己学到了很多东西。 以前完全按照书的图案连接电路图，现在我记得了