文章目录一、实验目的二、实验内容三、实验设计
一、实验目的
掌握常用计数器的VHDL设计方法，熟悉程序文本与原理图的结合方法设计电路。 掌握CASE语句的基本用法。
二、实验内容首先用VHDL语言设计十进制计数器，要求电路有复位端子和使能端子，通过仿真验证正确性，并将其封装在一个部件中； 将两个十进制计数器扩展到一个一百进制计数器，注意两个十进制计数器之间引脚的连接方式，画出其原理图用QUARTUS软件进行仿真验证，仿真验证所设计电路的功能； 首先用CASE语句设计7级显示解码器电路，通过仿真验证正确性，并将其封装在一个部件中； 用7段显示译码器将100进制计数器的两组4位二进制输出转换为10进制显示，并画出其原理图用QUARTUS软件进行仿真验证。
三、实验设计1 .首先用VHDL语言设计十进制计数器。 该计数器具有复位端子和使能端子，因此需要使用条件语句来实现其功能，并且应该是4位的输入输出。 VDL代码如下：
Library ieee； Use ieee.Std_Logic_1164.All； Use ieee.Std_Logic_Unsigned.All； 实体计数10 isport (clk，rst，en，load: in Std_Logic； data : instd _ logic _ vector (3down to0)； dout : out STD _ logic _ vector (3down to0)； cout: out Std_Logic； 最终实体计数10； architecturebhvofcount 10 isbeginprocess (clk、rst、en、load ) variable q : STD _ logic _ vector (3down to0)； begini frst='0' thenq :=(others='0' )； elsif clk ' eventandclk='1' thenif en='1' thenif (load='0' ) then q:=data； elseif q9 then q:=q 1； ELSEq:=(others='0' )； 结束If； 结束If； 结束If； 结束If； if q='1001' then cout='1'； else cout='0'； 结束If； dout=q； 结束流程； End Architecture bhv； 验证了其正确性，仿真波形图如下。
2 .用两个十进制计数器扩展到一个一百进制计数器，注意其管脚的连接方法。
仿真验证了正确性，波形图如下。
用CASE语句设计7段显示解码器电路，通过对每个数字对应显示不同的数字代码，设计正确的对应关系。 VDL代码如下：
LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； use Ieee.std_logic_unsigned.all； 实体led7isport (in data : instd _ logic _ vector )3downto0； odata : out STD _ logic _ vector (6下传to0)； 最终实体led 7； architecturebhvofled7isbeginprocess (in data ) begin case (in data ) iswhen '0000'=odata='0111111 '； when '0001'=odata='0001110 '； when '0010'=odata='1011011 '； when '0011'=odata='1001111 '； when '0100'=odata='1100110 '； when '0101'=odata='1101101 '； when '0110'=odata='1111101 '； when '0111'=odata='0000111 '； when '1000'=odata='1111111 '； when '1001'=odata='1101111 '； when others=null； 结束案例； 结束流程； end architecture bhv； 打包成一个部件。 在VHDL说明页面上，选择“file”-“create/update”-“createsymbolfilesforcurrentfile”，将编写的代码封装在一个组件中。
通过7段显示解码器将100进制计数器的两组4位二进制输出转换为10进制显示。 原理图如下。
验证了其正确性，仿真波形如下。