写在前面
我最近在啃xhdxd的《模拟CMOS集成电路设计》。 变得明白了又不明白了，变得明白了之后觉得xhdxd很厉害，不明白的话又觉得很傻……然后总是处于笨蛋状态。 m老师说做模拟最重要的是运算放大器。 学运算放大器的话，我真的学不下去了。 所以请破天荒地打开博客记录，当成学习笔记、疑问笔记。 我也希望有一天成为模拟大师。
模拟电路，模拟人生~
一、基本结构
(a )图为单端输出的运算放大器，(b )图为差动输出的运算放大器，(a )图为比(b )图多一个镜像极的结构。
这是连接单端输出基本结构(a )输入输出的单位增益缓冲区。 其实，我不知道这具体为什么被称为单位增益缓冲器。 。
该电路为电压反馈，开环输出阻抗大至rOP//rON，闭环输出阻抗小至约1/gmN。 这有利于通过增加开环的输出阻抗来设计高增益的运算放大器，但闭环的输出阻抗较小。
二.套筒式共源共晶格输运
分别为基本结构(a )和(b )的套管共源共栅形式。
优点：高增益、GMN(GMNRoN2//GMProp2)左右
缺点：
添加了极点：采用单端输出方式时，x处会产生镜像极点。 M5D侧有镜像极点吗？ ）
减小了输出振幅(多层，减少很多过驱动电压(请仔细告诉我什么是输出振幅) )。
难以通过输入和输出的方式实现单位增益缓冲(上的那个为什么短路是不知道的方式) )。
为了理解这个问题，请将单端输出的套筒运算放大器输入输出短路！
查一下Vout的范围
必须满足M2和M4处于饱和区域，对吧
该值始终小于VTH2
其实我还不太清楚。 比VTH2小也没关系啊。 并不意味着输出比VTH2小，只是幅度比VTH2小而已。 另外，之所以没有停止M2管路，是因为觉得这样会减小输入和输出的振幅吗？ 另一个问题是，这两种表达是一种意思吗？ 输入幅度小输入动态范围小)
串叠结构很少被用作单位增益缓冲器，但开关电容电路需要在一些电路中连接输入和输出。
三.折叠式共源共栅运输1 .折叠式引进
折叠式共栅是在套筒式的基础上改进的，是为了克服套筒式输出振幅小、输入和输出不易短路的缺点。
折叠式：在NMOS和PMOS共源共栅放大器中，输入管被反型MOS管取代，输入器件的功能是将输入电压转换为电流。 其优点是输入管的上端一个cascode级也没有层叠。
将该思想应用于差动对管后，如下图所示。
这里有关于我的增益计算的问题：
我认为这个总的增益是GM 1路由。 也等于m1的串级增益乘以M3的串级增益吧。 串级增益不会变吧。 那么，我不知道为什么要给M1M2的源级接通电流源：
M1M2是带源极电平负反馈的源极接地，单从源极接地来说，增益为-ro/(1/GMRS ) (见第二版P58页)，该电流源相当于RS无限大，增益大大减小了呢…。
我的理解可能是错误的，但Iss的作用是什么？
疑惑！ ）
这里有两个重要的区别：
1 .图(a )的偏置电流Iss供给输入管和cascode电平，(b )的图中需要施加偏置电流源Iss，因此Iss1比图(a )的Iss大，功耗变多。
2 .图中，输入共模电平不得超过Vb1-VGS3 VTH1，以保证输入级处于饱和区。 (b )图中输入共模电平不得低于Vb1-VGS3-|VTHP|。 本质上是因为这两个人的输入管之一是n管，一个是p管。 因此，该折叠式共源共栅放电结构可以设计为输入输出相连。
2 .折叠式共源共栅探究
用m5 ) m10代替了上(b )图上下的理想电流源。
1 .看幅度
输出振幅为vdd-() VOD3VOD5v|od7|v|od9|) ) ) ) ) ) ) )。
在上(a )图中，套管式共源共栅电路的输出振幅使尾电流源的过驱动电压减少一个(套管式的上面有电流源I1I2，下面有电流源Iss，但会不会减少四个过驱动电压) )
刚才提到的M5M6这两根管电流较大，要么提高W/L，要么增大过驱动电压，考虑到x点的静电容量问题，要求较高的过驱动电压。
2 .考虑主体效应计算增益(并近似输出短路电流等于M1的漏电流) :
该数值约为套筒式共轨闸门的1/3~1/2。
3 .极点
x点和y点的静电容量大，与套筒式相比，极接近坐标原点。
4.NMOS输入器件和PMOS共源共栅晶体管：
1 .优点：可以提高更高的增益：因为在NMOS中载流子迁移率大；
2 .缺点： x点和y点的极点更低。 由于极点由电容和1/(GM3GMB3)的乘积决定，PMOS的该cascode级使g变小，因此极点进一步变小。
3 .折叠式共源共栅运输总结1 .特征(与套筒式相比) ) ) ) ) ) ) ) ) )。
优点：输出振幅大
缺点：功耗大电压增益低极低噪声高
2 .在不要求输入和输出共模水平相等的反馈结构中，折叠式允许更宽的输入共模范围。
写到这里。
2021.2.18晚~2021.2.19下午