《计算机原理第4章 半导体存储器》可供会员共享，在线阅读。 更多相关《计算机原理第4章 半导体存储器(32页珍藏版)》请在人人文库网搜索。
1、半导体存储器，第四章半导体存储器、存储器，第四. 1节存储器计算机存储器分类(一)磁盘(软盘、硬盘)、磁带、磁芯磁盘等分材料磁存储器CD(CD ) ROM只读系统软件CD )适合ram读写的磁盘)容量大、可改写、适合高级计算机的外部存储半导体存储装置是小型、高速、低功耗的CACHE、ROM、ram都是半导体存储器，由大规模集成电路制作、存储器、(二)按计算机中位置分类的内部存储器)通常直接连接到系统总线，内部缓存在CPU中细分为用作高速指令或数据缓冲器。 一级CACHE和二级CACHE都指向内部CACHE。 外部C。
2、ACHE通常做在主板上，比主内存快，在内部CACHE和主内存之间的缓冲区。 主存储计算机系统主要使用的空间。 要求速度快、体积小、容量大。 一般是半导体存储器。内存和外部存储器通常通过总线接口电路连接到系统总线。 要求容量大、断电不丢失信息、速度慢。 例如，磁盘、光盘、半导体存储器、半导体存储器(一)按器件分为双极TTL电路速度快(1050nS )、集成度低、功耗大、成本高的MOS NMOS和CMOS两种，目前CMOS 特点：集成度高(单片可达1Gb )，功耗小，成本低，电荷耦合器速度快，但成本高，半导体存储器(重点)、(二)。
3、不同存储功能读写存储器随机读写存储器(RAM Random Access Memory )是任一单元均可读写的计算机主存储器。 62*系列先进先出存储器(LIFO Last In First Out )寄存器、堆栈先进先出存储器(FIFO First In First Out )寄存器、队列只读存储器(rom只读存储器) 能够在不失去断电信息的情况下将系统保存在主存储装置中的ROM分为半导体存储器(重点)，固定ROM (掩模ROM )由制造商固化内容，不可修改可编程只读存储器PROM由用户固化内容，但
4、只读存储器EPROM 27*系列除外： 2716、2732、2764、27040电擦除只读存储器EEPROM、flashEEPROM(28*系列) 2817、28C64、2884 29f位数：一个信息单元二进制长(一般为1位、4位、8位(一块62256是RAM存储器，容量为32K*8地址线15条数据线8条RAM的3条控制信号线(WE、OE、CE ) )
5、结构基本概念MOS型RAM一般由静态ram (SRAM )触发存储信息，速度快。 例如，6264 8k*8、62256 32K*8和62010 128 k * 8动态ram (dram )使用容量存储信息，速度慢且容量存在泄漏，需要定时刷新。 DRAM的刷新按行进行。 计算机的主存储器多以DRAM为中心。内存两种形式和计算机内存两种常见形式的计算机中，内存芯片集成在称为记忆棒的小印刷电路板上。 常见的有30线、72线、168线、200线。 这表示内存条连接到主板时，有多少个称为SIMM :单列内存模块的触点。 仅使芯片成为基板的单侧DIMM :双存储器模块。 打开内存芯。
6、芯片制作在记忆棒两侧，也就是基板两侧。单地址解码、存储器内部解码为1K*1的存储器，具有1024个存储单元，每个单元为1位，存储器的内部地址可以使用单地址解码和双地址解码两种方式。 单地址解码，方法：生成10条线至1024条存储单元选择线，每条线选择一个存储单元。 缺点：导线过多，解码器10:1024，制造困难。 双地址解码、双地址解码用5条线解码生成32条行选择线，用其他5条线解码生成32条列选择线，共计生成64条地址选择线。 注意：在这种情况下，RAM可以视为矩阵，读取数据时必须提供行地址信号ras(rowaddresssignal )和列地址信号cas (columnaddressign )。
7、al )。 通常，先提供RAS、CAS，经过一定时间延迟，在数据侧的读出数据容量特别大的情况下，可以采用多地址解码，由2个5:32构成的矩阵形式的选择单元可以削减布线，在基本存储单元， 基本存储单元NMOS静态RAM的存储单元电路，如下说明的T1T3和T2T4构成两个反相器，通过正反馈连接，构成触发。 Xi高电平、T5、T6及其他与Xi相关的开关管导通，各单元连接数据线。 Yi为高电平，T7、T8为导通，此时只有XiYi单元与外部数据线连接，能够对该单元进行读写。62256、典型存储器芯片和解码芯片(1) 62256 32K*。
8、8个CMOS静态RAM，62256工作表，27256，(2) 27256 32K*8
EPROM,74LS138,(三)74LS138 3-8译码器,8086存储器系统,第4.3节 8086存储器系统 8086存储器空间 8086系统有20根地址线，16根数据线，寻址空间为1MB 偶地址数据由数据线低8位传送 奇地址数据由数据线高8位传送 奇、偶地址数据存取分别由BHE和A0控制(见下表),8086存储器空间,存储器连接的控制信号,存储器连接,存储器连接 例1 由2片62256(32K*8 RAM)组成64K*8 RAM的8086计算机存储器系统连接(两种方式) (一)控制奇偶片的写使能 WE 。9、说明 地址信号A0A19和BHE是8086 CPU经锁存器8282或74LS373锁存后产生的信号 数据总线D0D15是8086 CPU的AD0AD15经8286或74LS245缓冲后产生的信号 MEMR和MEMW在最小模式下由8086 CPU的M/IO和RD、WR信号产生，在最大模式下由8288产生,存储器连接,IC0为偶地址存储器，其数据由数据总线低8位传送。IC1为奇地址存储器，其数据由数据总线高8位传送。由A0和BHE控制写信号实现奇偶地址写操作。 A16A19由74LS138译码选中存储器 三种情况 mov 2000h, al 从偶地址开始写一个字节 mov 2000h, ax 从偶。
10、地址开始写一个字 mov 2001h, ax 从奇地址开始写一个字,(二)控制奇偶片选 CS,全译码,存储器空间的使用 (一)全译码 采用全地址译码方式，计算机的全部地址空间都可以使用 例2 用2片62256(32K*8 RAM)和2片27256(32K*8 EPROM)组成8086计算机存储器系统。要求EPROM的起始地址为F0000H，RAM的起始地址为00000H，使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围。 说明 用2片74LS138(三-八译码器)对8086计算机系统的高四位地址进行译码，译出16个存储区域。 由A0和BHE与MEMW信号组合产生写选通。,全译码,。
11、部分译码,(二)部分译码 小系统中一般存储器的容量仅是CPU寻址空间的一部分，这时可采用部分译码电路 例3 用2片62256(32K*8RAM)组成一个64KB存储器 译码器译码 IC0和IC1地址为000000FFFFH 和800008FFFFH 地址有重叠,线译码,线译码 IC0和IC1地址范围为 000000FFFF 200002FFFF 400004FFFF 600006FFFF 800008FFFF A0000AFFFF C0000CFFFF E0000EFFFF 8个区互相重叠,线译码,不译码,不译码 例4 用2片27256(32K*8 EPROM)组成一个64KB存储器 这种译码。
12、方式将所有的地址空间都分配给了这2片EPROM,不译码,作业4： 试画出2716、2732、2764、27128、27256、27512、27010、27020、27040芯片的引脚图和逻辑图，写出功能表，并画出操作时序。 画出静态RAM 2114、6116、6264芯片的引脚图和逻辑图，写出功能表，并画出操作时序。 IBMPC/XT计算机扩展槽上与存储器连接的总线信号为20根地址线A19A0，8根数据线D7D0以及控制信号MEMR和MEMW。使用这些信号扩展1片2716(2K8 EPROM)和1片6116(2K8 RAM)。要求EPROM的起始地址为C0000H，RAM紧随其后，使用74LS138(38译码器)，采用全地址译码方式。试画出计算机的存储器连接图(门电路自选)。并写出各存储器的地址范围。