1，差分信号：
https://baike.baidu.com/item/差分信号/8536623？ fr=aladdin
输入阻抗
输入阻抗是指一个电路输入端的等效阻抗。 在输入端施加电压源u，测量输入端的电流I时，输入阻抗Rin为U/I。 请考虑将输入端子作为电阻的两端。 该电阻的电阻值是输入阻抗。 输入阻抗与通常的电抗元件相同，反映了对电流的阻碍作用的大小。 在电压驱动的电路中，输入阻抗越大，对电压源的负载越轻，因此容易驱动，不影响信号源。 在电流驱动型电路中，输入阻抗越小，电流源上的负载越轻。
因此，我们可以认为：
用电压源驱动时，输入阻抗越大越好；
用电流源驱动时，阻抗越小越好。
(注：仅适用于低频电路。 高频电路中也请考虑阻抗匹配的问题。 另外，想要获得最大输出时，还需要考虑阻抗匹配的问题。
输出阻抗
无论信号源、放大器、电源如何，都存在输出阻抗问题。 输出阻抗是信号源的内阻。 本来，对于包括电源在内的理想电压源，内阻必须为0，或者理想电流源的阻抗必须无限大。 输出阻抗是电路设计中最需要注意的，但现实的电压源无法做到这一点。 我们通过在理想的电压源上串联电阻r与实际的电压源等价。 与该理想电压源串联的电阻r是(信号源/放大器输出/电源)的内阻。 当从该电压源向负载供给电力时，从该负载流过电流I，在该电阻上产生Ir的电压降。 这样会降低电源输出电压，限制最大输出。 (有关限制最大输出的理由，请参照后述的“阻抗匹配”。 同样，在理想的电流源中，输出阻抗应该无限大，但在实际电路中是不可能的
单片机的AD采样阻抗和单片机的AD采样相当于充电小电容值的电容，在外部阻抗(输入AD端口的信号调整电路的输出阻抗)较大的情况下，进行采样显然阻抗匹配与采样时间有关，要求采样时间越短，AD输入阻抗越小。 常见的AD采样阻抗匹配将在单片机数据表中详细介绍。 对于阻抗大的传感器，可以使用电压跟随器或缓冲器等运算放大器电路来改善阻抗匹配问题，阻抗变小后输入到ADC中。 使用运算放大器制作电压跟随器，可以降低信号源的阻抗效应。 模拟信号源的阻抗对ADC的影响是什么，因为放大器具有高输入阻抗和非常低的输出阻抗2
在此，将信号源与ADC端子之间的阻抗、或者两者之间的串行电阻(RAIN )简称为外部信号源电阻。 在ADC转换部的内部，有开关电阻(RADC )和采样保持电容CADC )。 所述开关电阻可被认为是ADC转换期间开关电路接通时的等效电阻，其大小通常为几k左右，根据具体芯片而不同。
STM32芯片的数据文档中明确介绍了该开关电阻和采用保持电容以及可接受的最大信号源电阻(RAIN )的可取范围。 例如，可以从STM32F407数据手册的ADC特性参数部分查看有关ADC特性的许多数据。
从表中可以得到ADC可接受的最大外部触发频率、最大外部输入阻抗RAIN【50K欧姆】以及内部ADC通道采样保持电容的典型值【4pf】等。
进行模数转换时，信号源通过外部输入电阻和内部开关电阻【RADC RAIN】对采样保持电容CADC充电，一般在采样电容电压与外部被测信号一致后再进行模数转换是合理的。 很明显，采样保持电容CADC的有效充电由外部电阻和内部开关电阻的和来控制，因为采样保持电容是固定的。
其充电时间常数为TC=(radcrain ) CADC。
于是，如果内部采样时间【Ts】小于采样保持电容CADC的基于RADC RAIN的有效充电时间【tc】，则ADC转换得到的值会小于实际值，发生AD误差。
这种情况下怎么应对？
1、在软件上调整内部采样时间。 STM32 ADC的采样时间可以由软件构成。 通过调整从几个时钟到几百个ADC时钟的范围，可以尽量满足各种充电时间的实际需要。
2、与硬件上调整外部信号源电阻，通过调整信号源电阻改变射频充电时间，实现采样时间一致。
该信号源电阻的最大允许值可以根据手册中记载的公式计算。 但是，一般来说，不需要用这个公式做多么准确的计算。 相反，可以通过公式了解最大可接受的外部信号源电阻与哪些因素有关，它们之间存在什么数学关系，从而使分析、估计和判断变得容易。 此外，每个stm32芯片的数据手册往往有基于不同采样时间允许的最大信号源电阻的推荐值，仅供参考。
总体上，大外部信号源的输入电阻往往需要相应的长采样时间。 同时，它还与ADC时钟、ADC转换的分辨率等有关。
一般来说，在ADC APP应用中，延长采样时间或减小信号源电阻有利于提高ADC结果的精度。 当然，在实际应用中
需要结合具体情况，灵活地综合考虑。因为加大采样时间，势必会导致转换速率的下降，有些对转换速率有要求时，加大采样时间可能就行不通。所以，除了加大采样时间的调整外，我们还可以考虑减小外部信号源电阻，但有些情况下一味减小信号源电阻又可能带来其它困扰，比如功耗方面的挑战。所以，我们在具体应用中可以依据不同的需求做调整、做取舍和平衡。
刚才提到，我们可以通过加大内部采样时间来与外部充电时间相匹配，但是，当外部信号源电阻超过一定限度时，由于STM32芯片内部采样时间的调整也是有限度的。当过了这个度后，加大采样时间也就无能为力了。
实际ADC应用中,有人在外部随随便便弄个几百K、甚至几兆的电阻在信号源与采样脚之间，因为这时候信号源电阻超过了芯片允许的范围，即使你再怎么加大采样时间也解决不了问题。
当然，我们还有种方法。使用运放做一个电压跟随器，这样可以减小信号源的阻抗效应。因为放大器具有很高的输入阻抗和非常低的输出阻抗，它把信号源电阻RAIN与内部开关电阻RADC隔离开来，这样就避开了因信号源电阻过大导致外部充电时间偏长，而内部采样时间又难以匹配的问题。
小结，我们在使用STM32芯片的ADC功能时，因为外部充电时间与内部采样时间不匹配，准确的说外部充电时间长于内部采样时间，导致采样电容没有被充分充电而产生ADC误差是非常常见的情形。,
3，AD转换输入阻抗问题概括https://wenku.baidu.com/view/5b877a39b90d6c85ec3ac69a.html
ADC输入阻抗和输入源阻抗
ADC转换的输入阻抗，指的是ADC外部的模拟输入源的输入阻抗，即外部模拟源的输出阻抗，针对各种ADC转换类型的不同，对于外部的输入阻抗有不同的要求。
1:SAR型ADC 这种ADC内阻都很大，一般500K以上。即使阻抗小的ADC，阻抗也是固定的。所以即使只要被测源内阻稳定，只是相当于电阻分压，可以被校正。
2:开关电容型，如TLC2543之类。他要求很低的输入阻抗用于对内部采样电容快速充电。这时最好有低阻源，否则会引起误差。实在不行，可以外部并联一很大的电容，每次被取样后，大电容的电压下降不多。因此并联外部大电容后，开关电容输入可以等效为一个纯阻性阻抗，可以被校正。
3：FLASH.html">FLASH型（直接比较型）。大多高速ADC都是直接比较型，也称闪速型（FLASH），一般都是低阻抗的。要求低阻源。对外表现纯阻性，可以和运放直接连接
4：双积分型 大多输入阻抗极高，几乎不用考虑阻抗问题
5：Sigma-Delta型。这是目前精度最高的ADC类型，也是最难伺候的一种ADC。重点讲一下要注意的问题：
a.内部缓冲器的使用。SigmaDelta型ADC属于开关电容型输入，必须有低阻源。所以为了简化外部设计，内部大多集成有缓冲器。缓冲器打开，则对外呈现高阻，使用方便。但要注意了，缓冲器实际是个运放。那么必然有上下轨的限制。大多数缓冲器都是下轨50mV，上轨AVCC-1.5V。在这种应用中，共莫输入范围大大的缩小，而且不能到测0V。一定要特别小心！一般用在电桥测量中，因为共模范围都在1/2VCC附近。不必过分担心缓冲器的零票，通过内部校零寄存器很容易校正的。
b.输入阻抗问题。SigmaDelta型ADC属于开关电容型输入，在低阻源上工作良好。但有时候为了抑制共模或抑制乃奎斯特频率外的信号，需要在输入端加RC滤波器，一般DATASHEET上会给一张最大允许输入阻抗和C和Gain的关系表。这时很奇怪的一个特性是，C越大，则最大输入阻抗必须随之减小！刚开始可能很多人不解，其实只要想一下电容充电特性久很容易明白的。还有一个折衷的办法是，把C取很大，远大于几百万倍的采样电容Cs(一般4~20PF),则输入等效纯电阻，分压误差可以用GainOffset寄存器校正。
c.运放千万不能和SigmaDelta型ADC直连！ 前面说过，开关电容输入电路电路周期用采样电容从输入端采样，每次和运放并联的时候，会呈现低阻，和运放输出阻抗分压，造成电压下降，负反馈立刻开始校正，但运放压摆率(SlewRate)有限，不能立刻响应。于是造成瞬间电压跌落，取样接近完毕时，相当于高阻，运放输出电压上升，但压摆率使运放来不及校正，结果是过冲。而这时正是最关键的采样结束时刻。
所以，运放和SD型ADC连接，必须通过一个电阻和电容连接（接成低通）。而RC的关系又必须服从5.c里面所述规则。
d.差分输入和双极性的问题。SD型ADC都可以差分输入，都支持双极性输入。但这里的双极性并不是指可以测负压，而是Vi+ Vi-两脚之间的电压。假设Vi-接AGND，那么负压测量范围不会超过-0.3V。正确的接法是Vi+ Vi- 共模都在-0.3~VCC之间差分输入。一个典型的例子是电桥。另一个例子是Vi-接Vref，Vi+对Vi-的电压允许双极性输入
4，STM32采集AD的输入阻抗问题
https://blog.csdn.net/xzq413520903/article/details/111031111