在计数体制中，通常使用十进制，有0、1、2、3、…、90个数字，用它们构成一个数。 但是，在数字电路中，为了使电路的两个状态(1状态和0状态)与数字相对应，采用二进制很方便，二进制只有0和1这两个数字。
十进制是以10为底的计数体制，例如
二进制是以2为底的计数体制，例如
二进制11011相当于十进制27。
二进制加法器是数字电路的基本部件之一。 二进制加法和逻辑加法的含义不同。 前者是数的运算，而后者表示逻辑关系。 二进制加法是“所有二进制”，1(1=10，而逻辑加法是1 )1=1。
1、半加成
所谓“半加”，就是只求本位之和，暂且不论从下位传来的位数。 半加成的逻辑状态表如表1所示。
这里，a和b是加法的2个数，s是半加法和数，c是进位数。
可以从逻辑状态表中编写逻辑表达式。
由此，制作图1(a )的逻辑图。 图1(b )是半加成的逻辑符号。
(a )逻辑图(b )逻辑符号
图1半加逻辑图及其逻辑符号
2、全加法器
在多位相加的情况下，半加法器将最低位相加，可以给出位数。 第二位的加法有两个应该相加的数
还有一个从低位寄来的位数。 把这三个数加起来，得出本位和数(全部加起来)
和位数
这就是“全加”。 表2是全加器的逻辑状态表
表2全加法器逻辑状态图
如图2(a )所示，全加法器可以由两个半加法器和一个或门构成。
用第一个半加法器进行加法运算，再将得到的结果进行加法运算
用第二个半加法器相加，得到全加和。 以2个半加位的位数通过或门输出为本位的位数。 图2(b )是全加法器的逻辑符号。
(a )逻辑图(b )逻辑符号
图2全加法器的逻辑图及其逻辑符号
例1、由4个全加法器构成1个逻辑电路，实现2个4位二进制数a—1101(10进制为13 )和B- 1011 (10进制为11 )的加法运算。
解：
逻辑电路如图3所示，和数为s—11000(10进制为24 )。 根据全加法器的逻辑状态表进行自我分析。
这样的全加法器中的任意一位的加算，直到下位位的加算完成进行进位为止。 这种进位方式被称为串行进位，具有运算速度慢的缺点，但由于其电路比较简单，在对运算速度要求不高的机器中，还是比较理想的全加法器。 T692内置加法器就是这个串行加法器。
图3例1逻辑图
二进制加法器
一、多位二进制加法器
多位二进制加法电路，如图4位并行输入串行进位加法电路那样种类很多。
该加法运算的速度比较低，在最不利的情况下，每次进行加法运算都需要4个全加法器的传输延迟时间，得到稳定且可靠性高的运算结果。
二.中等规模集成提前进位加法器
为了提高运算速度，需要设法缩短或消除逐步传递进位信号所需的时间。 那么，高进位输入信号在加法运算开始时就知道了吗？ 由于第I位进位输入信号
是两个加法中i-1位以下的各位数据的函数，包括：