1、转换器理论信噪比理想转换器将信号数字化时，最大误差为1/2LSB、量化噪声近似于踏实的溪流分布，几乎均匀地分布于从DC至fs/2的奈奎斯特带宽。 该量化误差可以用峰值的峰值振幅为q(LSB的权重)的非相关锯齿波形进行近似计算。 目前，理论信噪比可以通过满量程输入正弦波计算，估算均方根量化噪声如下
因此，输入信号的均方根值如下所示。
因此，当仅考虑ADC量化噪声时，理想的n位转换器的均方根信噪比如下：
这就是信噪比SNR=6.02N 1.76dB的来源，考虑到DC~FS/2的带宽范围，为并且有效位数增加1信噪比提升6dB。
2、处理增益在实际应用中通常小于奈奎斯特带宽，并且当使用数字滤波器去除除带宽BW之外的噪声分量时，仅考虑目标带宽中的噪声必然导致信噪比的提高，因此SNR=6. 02 n-1.77 仅考虑带内噪声时，信噪比还有10log(fs/2bw )的处理增益。
从表达式中可以看出，在相同的条件下，输入信号带宽越小，信噪比与有效位数、采样率与带宽之间的关系就越好，并且根据信噪比和输入全大小功率得到频带内噪声功率Pfs-SNR=Pnoise 在实际应用中，需要考虑宽带信号。 由于器件的非线性，需要恢复信号功率。 通常，将信号返回到PAPR可以满足大多数要求。 因此，上述公式如下。
NSD=Pnoise-10log（BW）
3、理想信噪比和处理增益对于SNR为74 dB的理想12比特ADC，4096点的FFT产生10log10(4096/2 )=33 dB的处理增益，因此总FFT噪声底为74 33=107 dBc。 事实上，FFT本底可以通过增加FFT点数进一步减少，使得模拟频谱分析器的本底噪声可以通过缩小带宽来减少。 因此，利用FFT测试ADC时，必须确保FFT足够大，以便能够与FFT噪声基底本身相区别。 如图所示，转换器的理论信噪比被配置为具有理想的信噪比和处理增益，这使得在具体的ADC芯片的应用中，可通过减少信号带宽或提高采样率来提高信噪比。
4、作为一例，使用ADI的14比特AD9208和TI 16比特ADS54J60以1G采样率进行比较时，在中频500M下获得了不同的带宽的情况下，其信噪比计算如下。 其中59.7dB和67dB分别由全大小输入单音信号的信噪比测试图得到，信噪比差约为6dB左右。 这是因为有效位宽ENOB之差为第一。
另外，单音测试功率不完全等于6.02N 1.76dB。 例如，用ADS54J60有效位数10.8计算的单音信号的全功率输入时的信噪比必须为66.7dB。 这是由于系统热噪声和时钟抖动引起的信噪比损失造成的。
5、时钟抖动对信噪比的影响ADC噪声由三个部分组成：
ADC量化噪声
ADC迷你边缘抖动
ADC时钟抖动
前两个由芯片本身决定(量化噪声和迷你边缘的波动)，而ADC时钟抖动由外部时钟参考决定。 如下图所示，输入频率越大，ADC时钟抖动对信噪比的影响越大，即使是相同的输入频率，时钟抖动越小，信噪比越好。