计算机组成原理阵列乘法器课程设计报告精选
号码：
学校编号： XXX
课程设计
教学院计算机学院课程名称计算机组成原理试题目阵列乘法器专业计算机科学与技术班级2011级计划科(x )班名XXX同班人员XXX XXX XXX指导教师XXX
2013年1月22日
课程设计概述
课程的目的
计算机组成原理是计算机专业的核心专业基础课。 课程设计是一项设计型实验，它不仅锻炼学生简单计算机系统的设计能力，而且通过设计和实现，进一步提高分析和解决问题的能力。
同时，加强了对教科书知识的掌握，加深了对知识的理解。 在设计中发现问题，分析问题，最终解决问题。 凝聚了我们对问题的思考，充分锻炼了我们动手能力、团队合作能力、分析和解决问题的能力。
设计任务
计算机系统设计的总体目标是设计模型机械系统的总体结构、指令系统和时序信号。 所设计的主机系统支持自动运行和单步运行。
具体设计任务如下。
(1) .设计全加法器
)2) .设计4位互补电路
(3) .设计8位互补电路
(4)设计4*4位无符号阵列乘法器
设计要求
设计理论课程学习的至少简单的计算机系统总体方案，结合各单元的实验积累和课程学习的知识，选择合适的芯片，设计简单的计算机系统。
制定设计方案：
我们小组正在制作阵列乘法器。 阵列乘法器主要由求补器和阵列全加法器构成。 因此，我们4人分为两组，一组进行4位和8位求补器的内容，一组进行阵列全加法器的内容，最后综合完成阵列全加法器的任务。
客观要求
要掌握电子逻辑学的基本内容在设计时可以应用于这门课程，其次是思维灵活，面对问题找到合理的解决方案。 团队成员必须积极合作以达到目的。
实验原理与环境
1 .实验原理
计算机结构原理、数字逻辑、现场可编程门阵列(FPGA )是现场可编程门阵列，在PAL、GAL、CPLD等可编程器件的基础上有了进一步的发展它作为专用集成电路(ASIC )领域中的半订购电路出现，既解决了订购电路的不足，又克服了现有可编程器件门极数量有限的缺点
乘数的各位乘以被乘数，各位的权重直接乘以被乘数得到部分积，以位列为各行，各行部分积的最后一位与对应的乘数位对齐，表现对应位的权重，将各部分积求和得到最终对应位的权重。
2 .实验环境
双击Quartus II软件图标启动该软件
(1)将显示新项目、flie-new项目向导和存储路径选项框。 通过指定项目保存路径命名项目，并在第三行中设置实体名称以匹配项目名称。 单击next
图2.1使用" newprejectwizard "创建工程cnt10
)2) .指定芯片选择，选择Cyclone系列芯片，在Family栏中选择Cylone，点击next
图2.2选择目标设备EP1C6Q240C8
)3) .最后出现的界面是展示前几步设定的所有信息，然后点击Finish，完成工程的编制
总体方案设计
整体结构图
图3.1总体结构图1
图3.2总体结构图2
设计方案
(1)为了进一步提高乘法速度，可以采用人工计算的方法，即矩阵的各行被送到乘数y的各位，各行错位形成的各斜列被送到被乘数的各位。
(2) 44阵列乘法器由一定数量的4输入加法器构成；
)3) 4个输入加法器可以由1个与门和1个全加法器构成；
)4) 1位全加法器可由一个双输入或栅极模块或两个半加法器模块组成。
详细的设计和实现
5*5乘法的设计主要包括以下主要模块的设计
设计4位和8位寄存器的vhdl语言
4位寄存器：
LIBRARY IEEE；
USE IEEE.STD_LOGIC_1164.ALL；
实体reg is
端口(d : instd _ logic _ vector )4downto0；
LDA: IN STD_LOGIC；
Q0:OUT STD_LOGIC；
Q1:OUT STD_LOGIC；
Q2:OUT STD_LOGIC；
Q3:OUT STD_LOGIC；
Q4:OUT STD_LOGIC；
最终实体reg；
ARCHITECTURE bhv OF REG IS
比根
处理(d，LDA ) )。
比根
IF LDA='1'
thenQ0=D(0；
Q1=D(1；
Q2=D(2；
Q3=D(3；
Q4=D(4；
结束If；
结束流程；
最终BHV；
8位寄存器：
LIBRARY IEEE；
USE IEEE。