1、全加器一位的加法器称为另一位的全加器。 一位全加法器是加法运算的基础)
全加法器真值表：
xiyi ci-1 sici 00000011001001001001100110011001100100100101010101010011111
1位全加器原理图：
********************************。
2、并行加法器又称超前进位加法器(摘自《verilog数字系统设计教程（第二版）》精明的咖啡豆) )。
需要注意的是：
作为并列加法器的超前进位加法器，是通过导入逻辑运算，事先知道各位的进位数字，以下公式是推翻各位的进位结果。
串行加法器是在我们的电路连接上一目了然的设计，没有经过逻辑的导出运算
并行进位表达式：
********************************。
made by qidaiYMM，your comment is appreciated。
邮件：1519882610@QQ.com
转载于：https://www.cn blogs.com/qidaiymm/p/4887355.html