原文来自公众号：工程师看海
公众号后台回复：过采样有更多资料
我想这是过采样系列的最后一篇文章，经常在使用FPGA、单片机或DSP进行过采样时代码设计不正确，导致结果异常，一些结果看起来正常，实际上意义重大
本文涉及简单的整数数据和算术运算，希望能有所帮助。 仅供参考。
举栗，理想的8 bit ADC，导线范围为0-255，参考电压为255mV时，分辨率为1mV。
如果采样理想的9.6mV直流电压，ADC无法分辨小数点后的0.6mV，采样结果编码为10，即10mV。
过采样有效是一个前提条件，这里给9.6mV的直流电压加上随机噪声。
过采样
如果对叠加了噪声的信号进行4次采样，则理论上应该得到[ 9.8，9.6，10.4，9.6 ]的4个离散的采样点，但由于ADC分辨率的限制，实际上[ 10，10，10，10 ] 。 八九十。 整数上。
然后详细介绍了这四个采样点，直观地感受过采样的原理。
假设信号带宽为b，分别分析了采样频率f为2B sps/S和8B sps/S的两种情况。
在采样频率为2B的情况下，过采样率OSR1=F/(2B )=1；
在采样频率为8B的情况下，过采样率OSR4=F/(2B )=4；
OSR4/OSR1=4，即过采样率增加了4倍(注意：是增加了4倍)，其分辨率应该增加1bit。
过采样系列1 :采样定理和过采样率
从上面采样9.6mV的信号继续举栗。
若按采样频率F=1进行采样，则采样的结果为[ 10，10，10，10 ]中的一种，对应于二进制0000 1010。
当以采样频率F=4进行采样时，采样结果为4个系列[ 10，10，10，10 ]。
对F=4的4个数据进行下采样处理(下采样)，可以减少计算量并提高分辨率。
抽取
ADC是8bit的分辨率，但在过采样计算时无法定义和初始化8bit的整形数据。 初始化8位数据时，计算过程会溢出，最终结果的位宽保持8位，分辨率不会增加。 这里定义16bit的数据，确保足够的缓冲区。
要将采样得到的4个8bit数据相加，需要计算最大位宽。 相加后的最大比特宽度为82=10比特，向左移位2比特，变为10比特。
如果只需简单求平均，并将相加结果除以采样数4，数据实际上会向右移动2bit，恢复原来的8bit位宽，分辨率不会增加。
在此选择相加后除以2的方法。 也就是说，向右移动1bit时，数据将从10bit变为9bit，与原来的8bit相比增加了1bit分辨率(过采样简单易懂，下采样很重要)。
过采样系列3 :量化误差和过采样率
如果过采样率为4，则经过采样的4个数据序列[ 10，10，10，10 ]合计为40，与二进制(00 0010 1000 )相对应，向右移动1比特则为20，二进制(bit )0000
255mV基准电压，原8bit ADC，分辨率为1mV，采集数据为9(0000(1001 )，9mV；
采样率增加4倍后：
255mV基准电压，9bit ADC，分辨率0.5mV，采集的数据为20(000010100 )，10.0 ) 9.98 ) mV；
在将过采样率提高4倍的基础上，仅提高1bit的分辨率，效果并不明显。 继续向9.6mV添加随机噪声，这次将过采样率再乘以4，再乘以16。 也就是说，采样率F=16，对16个采样序列给出了计算示例。
将采样的16个8比特数据相加，最大比特宽度为84=12比特。
合计： 10*8 9*7 11=154，对应的二进制文件为(0000 1001 1010 )，再向右移动2位，则为10位的38 ) 0000 1001 1010 )。 )我再次强调，不能简单地合计求平均值。
9.6mV加噪信号：
1、255mV参考电压下，原始的8bit ADC，分辨率为1mV，采集的数据是9(0000 1001)，即9mV
http://www.Sina.com/http://www.Sina.com /
2、
http://www.Sina.com/http://www.Sina.com /
过采率为4后：
通过举例可以看出，过采样率可以提高分辨率，但提高采样率提高分辨率的成本巨大。 (时尚钢笔的第三定律)得到什么东西的时候就必须扔掉什么^_^ )。
---------分割线---------分割线
公众号往期晾衣架：
华为硬件和软件开发资料