首页 > 编程知识 正文

五分频电路verilog,verilog实现九分频

时间:2023-05-06 20:30:31 阅读:153107 作者:3283

偶数分频是最简单的2分频,在输入时钟的上升沿反转即可。

n分频(n为偶数),计数器计数到N/2-1反转。 进行4分频后,count=4/2-1=1反转,6分频计数器计数为2

转弯。 步骤如下,经过实测验证,正确无误。

时序图:可知从36到42为1个周期,为6分频(42-36=6)

奇数分频像3分频一样,将计数器反转模式3,即计数到1和2并反转,即可得到占空比为1/3或2/3的3分频时钟。 步骤如下。

时序结果如图所示,三分频,占空比1/3 (表示接通电源的默认clkout初始值为0 ) ) ) ) ) ) ) )。

如果将clkout初始值变更为1,则占空比为2/3,步骤如下。

时序图:

同样,要进行5分频,将计数反转为3和4,可以得到占空比为1/5或4/5的5分频时钟。

计数到2和4反转时,得到占空比为2/5或3/5的5分频时钟。

步骤如下。

时机如下。

为了得到占空比为50%奇数分频时钟、例如占空比为50%的奇数分频时钟,与上述相同,在时钟的上升沿进行计数,得到占空比为2/5的5分频时钟后,同样地在时钟的下降沿

如图所示,将clk_div4从30到50分频5次,得到占空比为50%的时钟,clk1和clk2分别用clk_div4计数上升和下降。

综上所述,为了得到占空比50的n分频时钟(n为奇数),在时钟的上升沿进行计数,计数到(N-1 )/2和(N-1 )为止并反转,得到占空比50%以外的时钟,从而得到时钟

版权声明:该文观点仅代表作者本人。处理文章:请发送邮件至 三1五14八八95#扣扣.com 举报,一经查实,本站将立刻删除。