事实上，数字逻辑电路的与门或门的基本组件有三种，分别是互补的CMOS逻辑、TTL逻辑和传输门逻辑，其中互补的CMOS逻辑功耗低，工艺集成度高发现基于简单规则可以自动生成任意复杂的逻辑门对自动化有很大的优势，得到了广泛的应用。
CMOS原则可以通过与“逻辑”=“NMOS”串联、与“或逻辑”=“NMOS”并行、PMOS互补、连接生成的NMOS和PMOS的输出节点来实现。
进行设计是应该注意的典型缺陷。 由于PMOS和NMOS不平衡导致的上拉路径和下拉路径驱动能力不对称，需要将大而复杂的逻辑划分为小逻辑来实现，存在着产生责任、下拉路径过长导致驱动能力不足的问题。
半加法器——1位全加法器——位以上的全加法器
半加成是指输入a、b、输出s、c，即没有进位输入信号
全加法器：有进位输入和输出的加法器。 1位的全加法器的3个输入分别是2个加法数和1个进位输入，输出为和和以及到上位位数的进位d
从真值表得到输出式，构筑对应的数字电路即可
3359 www.Jian Shu.com/p/33f 866 fa 822 b非常全面，设计了加法器。
那么，为了实现多位全加器，通过基于一位全加器进行级联来实现。
转载于：https://www.cn blogs.com/ding ing 006/p/8993635.html