verilog中的乘法运算可如下处理：
无论正负，乘数与被乘数均以补码(two's complement)表示，同时，乘数与被乘数的高位，需补符号位至与积同宽。(即，无符号数补0，有符号数补符号位)
例如：
将两个3bit数相乘，生成3'b101 * 3'b011
我们知道3bit可以表示U.3.0，也可以表示S.2.0。 进行运算时，可以知道他是表示U.3.0还是S.2.0
2个个数4种的组合：
1.U.3.0*U.3.0，与高位互补对应的编码位为6'b000101*6'b000011=6'b001111即5*3=15
2.U.3.0*S.2.0，与高位互补对应的编码比特为6'b000101*6'b000011=6'b001111即5*3=15
3.S.2.0*S.2.0，与高位互补对应的编码位为6'b111101*6'b000011=6'b110111即-3*3=-9
4.S.2.0*U.3.0，与高位互补对应的编码位为6'b111101*6'b000011=6'b110111即-3*3=-9
乘法积位宽确定
U.3.0*U.3.0=U.6.0 [5:0]
U.3.0*S.2.0=S.5.0 [5:0]
S.2.0*S.2.0=S.5.0 [5:0]