引脚示意图：
摘要：建议放大或下载来看！
一方面，地址/数据信号管脚：最多处理器管脚是地址管脚和数据管脚，但功能是单一的； 它们必须一起构成地址或数据代码。 为了减少管脚数，8086采用时分复用管脚信号的方法。 “时分复用”是指同一管脚在不同的时间具有不同的功能。
AD15AD0（Address/Data）：
地址/数据时分复用管脚合计16个，在作为地址总线使用时是单向输出信号，在作为数据总线使用时是双向信号，具有三态输出的能力.
在访问内存和外围设备的总线操作中，这些管脚用于在第一个时钟周期输出内存和I/O端口的低位16位地址A15~A0，在其它时间传输16位数据D15~D0。
三态输出是啥？
三态电路可提供三种不同的输出值：逻辑“0”、逻辑“1”和高阻态。 高阻态主要用于隔离逻辑门和系统的其他部分。 例如，在双向I/O电路和共用总线结构中，三状态特性被广泛使用。
高阻态是数字电路中的常用术语，是指电路的输出状态。 既不是高水平也不是低水平。 如果高电阻状态进一步输入到下一级电路，则对下一级电路不会产生任何影响。 就像没有连接一样，用万用表测量的话，既可以是高水平也可以是低水平。 取决于接下来的东西。 (来自百度百科) )。
个人理解：根据使用的时机决定是传输数据还是传输地址。
A19/S6A16/S3（Address/Status）：
地址/状态时分复用引脚是一组三态具有你的能力的4个输出信号。
这些管脚在存取存储器的第一个时钟周期输出高位4位地址A19~A16，在访问外围设备的第一个时钟周期输出低电平是无效的。 其他时间输出状态信息S6~S3 (反映处理器的基本动作状态)。
S6表示CPU连接到总线，S5表示当前中断许可标志IF的状态。 S4、S3的代码组合用于指示当前正在使用的段寄存器。 S4、S3的代码组合和对应的段寄存器时。
个人理解：决定在数据总线和地址总线的功能转换中是否起作用。 因为8086CPU的数据总线为16位，地址总线为20位。
BHE*/S7（Byte High Enable/Status）：
高使能/状态时分复用引脚为三态、输出信号。
在访问存储器或外围设备的第一个时钟周期中，当输出低有效信号时，如果输出表示使用数据总线的高字节D15~D8传输数据的高电平信号，则不使用数据总线的高字节，而输出低字节的数据其他时候输出机器的状态信号S7。
个人理解：用于指示是否使用前8位！
二.读写控制信号端子：基本读写引脚：
ALE（Address Latch Enable）：
地址闩锁引脚是三态、输出和高电平的有效信号。
有效时，将AD15~AD0地址/数据、A19/S6~A16/S3地址/状态线上的地址信息锁存到地址锁存器中。
个人理解：地址/数据引脚是时分复用，所以在转发地址信号后需要转发数据信号，但在地址信号后再使用，所以在某个地方保存地址信号后使用。
M/IO*（Memory/Input and Output）：
对存储器或I/O存取是三状态的输出信号，高低电平有效，但不同
的功能。该引脚高电平（M）时，表示处理器将要访问存储器，此时地址总线A19~A0提供20位的存储器物理地址。
该引脚低电平（IO*）时，表示处理器将要访问I/O端口，此时地址总线A15~A0提供16位的I/O地址。
注意：因为微机连接外设的能力有限以及I/O地址空间不需要很大，所以8086CPU在寻址外设的时只需使用20位物理地址的低16位就可以了。
③WR*（Write）：
写控制，是一个三态、输出、低电平有效的信号。有效时，表示处理器正将数据写到存储单元或I/O端口。
④RD*（Read）：
读控制，也是一个三态、输出、低电平有效的信号。有效时，表示处理器正从存储单元或I/O端口读取数据。
基本总线操作总线操作
M/IO*
WR*
RD*
存储器读 MEMR*
高电平
高电平
低电平
存储器写 MEMW*
高电平
低电平
高电平
I/O读 IOR*
低电平
高电平
低电平
I/O写 IOW*
低电平
低电平
高电平
同步操作引脚：
①READY 就绪：
（存储器或I/O端口）就绪，是一个输入给处理器的信号，高电平有效表示可以进行数据的读写。所以，存储器或I/O端口可利用该信号无效来请求处理器等待数据的到达。处理器在进行读写前，如果检测到READY引脚为低无效信号，则表示存储器或I/O端口还未准备就绪，CPU需要插入若干个“TW状态”进行等待，直到READY引脚为高有效信号才进行操作。
个人理解：CPU读写之前看看外设状态是否允许。
其他：
①DT/R*：
DT/信号用来控制数据传送的方向。DT/为高电平时，CPU发送数据到存储器或I/O端口；DT/为低电平时，CPU接收来自存储器或I/O端口的数据。
②DEN：
数据允许控制信号，输出，三态，低电平有效。
在最小模式系统中，有时利用数据收发器8286/8287来增加数据驱动能力，DEN用来作数据收发器8286/8287的输出允许信号。在DMA工作方式时，被置成高阻状态。
三、中断请求和响应引脚：
处理器通过中断请求和响应引脚实现用中断工作方式与外部建立联系，用于与外设交换数据、处理紧急情况。
①INTR（Interrupt Request）：
可屏蔽中断信号，是一个高电平有效的输入信号。
8086CPU在每条指令执行到最后一个时钟周期时，都要检测INTR引脚信号。该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。该请求的优先级级别较低，8086通过关中断指令CLI可清除标志寄存器中的中断IF标志，从而对该中断请求进行屏蔽。可屏蔽中断主要用于实现外设数据交换的中断服务。
②INTA*（Interrupt Acknowledge）：
可屏蔽中断响应，是一个低电平有效的输出信号。有效时，表示来自INTR引脚的中断请求已被处理器响应，处理器进入中断响应周期。
INTR和INTA*是一对应答可屏蔽中断请求和响应的信号。
③NMI（Non-Maskable Interrupt）：
不可屏蔽中断请求，输入，高电平有效，是一个利用上升沿有效的输入信号。
有效时，表示外界向CPU申请不可屏蔽中断，中断级别高于可屏蔽中断请求INTR，处理器不能屏蔽该信号，只能响应，常用于处理系统发生故障等紧急情况下的中断服务。
四、总线请求和总线响应引脚：
①HOLD：
总线请求，是一个高电平有效的输入信号。
有效时，表示其他总线主控设备向处理器申请原来由处理器控制的总线。
该信号从有效回到无效时，表示总线主控设备对于总线的使用已经结束，通知处理器回收对于总线的控制权。
②HLDA（HOLD Acknowledge）
总线响应，是一个高电平有效的输出信号。
有效时，表示处理器已响应总线请求并将总线释放。地址总线、数据总线及具有三态输出能力的控制总线呈现高阻状态，使得总线请求设备可以顺利接管和使用总线。
当请求信号HOLD转为无效时，响应信号HLDA也随之转为无效，处理器将会重新掌管总线。、
HOLD和HLDA是一对应答总线请求和响应的信号。
五、其他引脚：
①RESET：
复位，是一个高电平有效的输入信号。
有效时，将迫使处理器回到其初始状态，当它从有效转为无效时，处理器重新开始工作。8086复位后，寄存器CS＝FFFFH，IP＝0000H。
②CLK（Clock）：
时钟输入，是一个频率稳定的数字信号，作为处理器的基本操作节拍。处理器的时钟信号作为内部定时信号，其频率就是处理器的工作频率，频率的倒数是时钟周期的时间长度。
③MN/MX*（minimum/maximum）：
组态选择输入，用来设置8086CPU的工作模式；该引脚接低电平控制8086处理器为最大组态，接高电平控制8086处理器为最小组态。
④TEST*：
等待测试控制信号，输入，低电平有效。
用来支持构成多处理器系统，实现与数学协处理器8087保持同步操作。
⑤Vcc：
电源输入引脚，8086CPU采用单一 +5V 电源供电。
⑥GND：
接地引脚。
Ending... ...