数字电路基础知识——CMOS门电路(非门，Nor门、Nor门、or门、and门、Nor门、异或门、3358www.Sina.com/)
首先了解二极管栅极的逻辑，再次介绍CMOS栅极，它也是集成电路中应用最广泛的栅极。
主要了解与OD门、传输门、三态门面积相同的cmos 与非门、或非门和与非门哪个更快。 OD门、传输门、三态门。
一、在介绍二极管栅极CMOS栅极之前，首先介绍二极管栅极。
1. 或非门如果任何一个是低电平，y端子就会下降到0.7V
2. 与门如果某一个是高电平，y端子就提升到2.3V
或门输出的高低电平的数值和输入的高低电平不相等，一个导通电压不同，当输出成为下一级的栅极输入信号时，二极管门电路的缺点
输出端子与负载电阻接地，电阻的变化会影响输出的高电平。 因此，这种电路只能用作集成电路内部的逻辑单元，不能直接使用高、低电平偏移作为输出端子。
二.介绍CMOS门电路1. 驱动负载反向器值得借鉴
数字电路基础知识——变频器相关知识(噪声容限、VTC、转换时间、速度影响因素、传播延迟等) )。
2 )常用逻辑门(除或非门、反相器（非门）反相器外，比较常用的有或非门、或非门、与门、或非门、或非门等
逻辑公式如下。
y=(ab )’
t=(ab ) '
以下，主要调查与非门的缺点和改善后的电路。
与非门
1 )主要缺点可以相差4倍。 例如：
A=1，B=1，R0=Ron2 Ron4=2Ron
A=0，B=0，R0=Ron2 //Ron4=1/2Ron
A=0，B=1，R0=Ron1=Ron
A=0，B=0，R0=Ron3=Ron
2 )输出电阻R0受输入状态影响，即输出电阻不一样
输入端越多，串联连接的驱动管数量也越多，输出的VOL越高，VOH也越高。
输入端子均为低电平时，输入端子越多，负载并联数越多，输出的高电平VOH也越高。
3 )将T2、T4的Vgs设为导通电压时，对应的Vi也不同
输出的高低电平受输入端数目的影响
正如学习过半导体器件一样，电子迁移率是空穴的2.5倍。 在硅基CMOS工艺中，运算用这些大小的MOS管驱动后段的相同面积的cmos与非门和或非门哪个更快——与非门会更优，反转速度和负荷的大小与前段的驱动能力相关。 为了使上升延迟和下降延迟相同，PMOS必须在NMOS 负载电容
载流子迁移率对于PMOS来说是空穴； 对NMOS来说载流子是电子。
由于PMOS的载体的移动性小于NMOS的移动性，所以3358www.Sina.com/在相同的尺寸条件下变为3358www.Sina.com/。
在互补型CMOS电路中，两倍多大小，而异或门正好相反，因此在相同尺寸的条件下，由于NAND门的速度快，所以在互补型CMOS电路中优先选择NAND门。
PMOS采用空穴导电，NMOS采用电子导电
采用PMOS的充电时间要大于NMOS的充电时间长，如上图所示为与非门。
与非门是PMOS管并联，NMOS管串联
对于异或，在异或上设置缓冲区。
3.http://www.Sina.com/http://www.Sina.com/:为了满足输出电平的切换，吸收大负载电流及http://www.Sina.com/，将MOS改为漏极开路
OD输出的针对上面问题进行改进结构图如下。
OD门的动作请务必将上拉电阻RL连接到电源上。
或非门加反相器（缓冲器:可直接连接多个OD门的输出端，实现带缓冲的门电路，输出电阻、输出的高低电平以及电压传输特性将不受输入端状态的影响。 这意味着输出可以并行使用，用于线条连接、电平转换和驱动。 如下图所示。
Y1、Y2的任意一个为低电平，输出为低电平，同时为高电平时，输出为高电平。
4. OD门（漏极开路的门电路）
rong>CMOS传输门：利用P沟道MOS管和N沟道MOS管互补的特性连接如下图T1是N沟道增强型MOS管，T2是P沟道增强型MOS管。T1和T2的源极和漏极分别相连作为传输门的输入端和输出端。C和C’是互补的控制信号。
由于CMOS传输门的结构是对称的，所以，输出端和输入端可以互换，是一个双向器件。
CMOS传输门的应用：
1）传输门和反相器构成异或门电路：
A=1，B=0，TG1截止，TG2导通，Y=B’=1
A=0，B=1，TG1导通，TG2截止，Y=B=1
A=0，B=0，TG1导通，TG2截止，Y=B=0
A=1，B=1，TG1截止，TG2导通，Y=B‘=0
2）模拟开关：
由传输门和一个反相器组成，双向器件。
传输连续变化的模拟电压信号。
1）高阻态：
三态门除了高低电平，还有第三个状态——高阻态。
高阻态：电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，可以理解为断路，不被任何东西所驱动，也不驱动任何东西。
三态门常用在IC的输出端，也称为输出缓冲器
2）下图是CMOS三态输出反相器的结构：
当EN’=0时，Y=A’：
A=1,G4、G5的输出为高电平，T1截止、T2导通，Y=0;
A=0,G4、G5的输出为低电平，T1导通、T2截止，Y=1;
当EN’=1时，不管A为高低状态，G4输出高电平，G5输出低电平，T1和T2同时截止，输出呈现高阻态。
3）三态门的应用：
减少各单元之间的连线数目：
数据的双向传输：
4）还有几种常见的三门结构：
图一：
三态非门，当~ EN为1时，最上面的PMOS和最下面的NMOS管截止，无论A取什么状态，输出为高阻态，反之输出为 Y= ~ A
图二：
利用一个与非门，得到三态缓冲门，当~EN为高电平时，最上面的PMOS管截止，输出为高阻态，反之，输出为 Y=A
图三：
三态非门，在反相器后面加一个传输门，当~EN为低电平，传输门导通，输出 Y = ~A，反之传输门截止，输出高阻态。如果想要EN高电平有效，交换传输门上下端子的反相器即可。
图四：
利用一个与非门，得到三态缓冲门，当~EN为高电平时，最上面的PMOS管截止，输出为高阻态，反之，输出为 Y=A