做1pps驱动电路[1]，
[ 1PPS：秒脉冲英文全称：Pulse Per Second ] 1pps概念要求上升沿≤5ns，FPGA输出的信号用运放跟随增强驱动后，发现上升沿达不到要求。为什么呢?因为没有考虑到一个重要的指标，压摆率。压摆率是指：输入为阶跃信号时，闭环放大器的输出电压时间变化率的平均值。即输入一个理想的阶跃信号，输出会是一个带斜率信号，这个信号的爬升速率就是压摆率。
看一下这个运放的压摆率(Slew Rate)：
根本达不到要求啊，5ns只能爬升20mV，所以，上升沿根本达不到设计需求。怎么办呢?后期飞线增加了一个脉冲增强电路。
脉冲增强电路C4和R4，相当于一个微分电路C4和RL(当C x RL远小于压摆率时间)加一个直流电阻R4，使得负载RL上的信号边沿变得更加陡峭。分析一下：
a.电容C4与RL形成分压电路，根据下图的计算公式，C4上电压的变化率等于RL上的电压值。
b.那么假设电容电压变化率在0-τ范围内是几乎不变化的，那么负载RL上面的电压也是几乎不变的，一旦电容开始充电(电压发生变化)，负载RL的电压就上升到顶点。记为波形1，如下
c.然后在电容充电结束后开始下落，为了解决没有变化率就没有电压的问题，增加一个直流电阻R4维持波形，它是一个直通波形，也就是原始波形，记为波形2。
d.两个波形合在一起后，由于波形1，波形2的上升沿得到极大增强，从而使得合成波形上升沿得以改善。
这次我需要用运放放大一个频率为200K的峰峰值为12V左右的交流脉冲波形，输入波形如图所示
打算进行三倍的放大，结果却失真了，输出结果变成了一个类三脚波，
该开始我百思不得其解，查了一下运放的手册，说是10MHz的带宽，而且放大三倍应该也没问题啊，可是波形怎么失真成这样了呢？后来发现crdse就是压摆率，我们来看一下这个运放的手册
这里我们可以看到他的压摆率为9V/us，理论上来说，要达到输出12V的幅值需要12/9us，而我们的整个周期就只有4us，那么半个周期内他只能上升到9V,
这样就会造成波形的失真。我们输入的是一个矩形波，希望将其放大三倍输出，结果由于压摆率的问题，在它输出还没有达到我们需要的幅值时，就必须要下降了，因此就会变成一个三角波。
但是这里还有一个问题，问什么我们理论输出的三角波的幅值能达到9V但是示波器上显示却只有6V左右呢？
这里我们必须要看一下压摆率的数学定义了。
压摆率的数学定义：sr=2×pi×f×vp 其中：f为最大频率，一般认为是带宽[3,4]
这 [ 这里我们来计算一下我们所需要的压摆率：SR2=2×pi×f×vpk=2×3.14×200k×12V=15V/us
这里的f是需要通过的信号的频率，vp通过信号的幅值，计算结果是s,记得换成us
摆率大的，速度越快，带宽自然高。
同一芯片增益带宽积是确定的，所以增益大了，带宽就小了，所以摆率会变小。
也就是说，压摆率还和我们放大的增益有关，注意看上面的压摆率参数，写的时全带宽增益时的压摆率（slew rate at unity gain）,在我们进行放大时，带宽会减小，压摆率也会相应的减小
因此幅值只有6V左右。真的是非常的Amazing啊！
后来我换了一块压摆率大的芯片20V/us，并且将电路的放大倍数改成了两倍，输出的波形就变好了，虽然压摆率还是有一些影响，但是这里基本已经能满足我们的要求了。
这是用来简单衡量放大器的性能的一个参数。就像它的名字一样，这个参数表示增益和带宽的乘积。按照放大器的定义，这个乘积是一定的。GBW=G*B 就是增益和带宽的乘积，
举例说明：一个放大器的GBP号称为1G。如果它的增益为+2V/V。那么带宽=1G÷2=500M。如果它的增益为+4V/V，那么带宽=1G÷4=250M。以此类推。总之，增益和带宽之间满足这个简单的乘积关系。
总结SR是大信号的指标，GBW是小信号的指标；针对不同的运放由于它针对的信号不同那么它的SR和GBW就不同，针对小信号的那么GBW就大，SR就小；相反大信号的时候SR就大，GBW就小；它们之间是没有实际联系的；另外SR和放大倍数是没有关系的，这个是由于SR是运放内部参数，不会因为你放大了好多倍而改变，例如一个运放的SR是0.1V/us，那么放大到1V需要10us，放大到10V需要100us，SR是不会变的！另外SR和增益带宽积是没有直接关系的！
参考资料
[1]1PPS：秒脉冲 相关概念理解
[2]运算放大器选型之十大要点
[3]压摆率-百度百科
[4]我看运放的压摆率