晶振分为:有源晶振和无源晶振
有源晶振不需要匹配电容起振便可直接工作，直接上电即可；无源晶振需要匹配电容才能工作起振。
晶振电容选择：
晶振电路属于单片机心脏，精度非常重要，所以需要选择高Q值的元器件（Q值高电路选择性好）。
1、 选择NPO/COG材质的电容（外观看起来是白色的）
2、 尽量选择小封装的电容（封装小的器件寄生参数小）
晶振的匹配电容是指晶振正常震荡所需要的电容，外接的两个电容是为了使晶振两端的等效电容等于或接近于负载电容（晶振的负载电容是已知的，在出厂时已经定下来了，一般是几十Pf）。在应用时一般是在给出负载电容值附近调整即可得到正确的频率。电容值的大小影响谐振频率（也就是会发生频偏），一般情况下，增大电容会使震荡频率下降，减小电容会使震荡频率升高。
下面看看STM32的晶振电路设计：
1、 使用有源晶振：
在这种模式下，必须提供一个外部时钟源。它的频率可高达25MHz。外部时钟信号(占空比50%的方波、 正弦波或三角波)必须连到OSC_IN引脚，同时保证OSC_OUT引脚悬空
2、 使用无源晶振：
负载电容CL遵循以下公式：CL = CL1 x CL2 / (CL1 + CL2) + Cstray。
这里，Cstray是引脚寄生电容以及PCB走线相关的电容。典型值在2pF到7pF之间。
STM32这个无源晶振取值一般在4~16MHz，外部晶振的优点在于能产生非常精确的主时钟。图中显示了它需要的相关硬件配置。 谐振器和负载电容需要尽可能近地靠近振荡器的引脚，以减小输出失真和启动稳定时间。负载电容值必须根据选定的晶振进行调节。对于CL1和CL2，推荐使用高质量的典型值在5pF到25pF的陶瓷电容(NPO/COG材质)，这种电容是设计用于需要高频率的场合，并且可以满足晶体或谐振器的需求。CL1和CL2通常具有相同的值。晶体制造商通常指定一个负载电容值，该值为CL1和CL2的串联电容值。当选择CL1和CL2时，PCB和MCU引脚的电容值也必须被计算进去(10pF可作为引脚和板电容的粗略估计)。
晶振电路PCB设计：
1、 晶振信号线最短原则，减小输出失真和启动稳定时间。（线路太长会增加寄生电容，而且容易发生串扰，而且会影响其他信号线）
2、 其他信号线（特别是模拟信号线）远离晶振线。（晶振线路信号跳动频繁，产生的磁场不断变化，附近的线易受到干扰（电磁感应定律））
3、 晶振焊接面可以采用包地处理，并多打地孔；晶振底层保持完整的地平面，不要有走线。（这个地主要是给干扰信号一个的泄放通道）
4、 金属外壳的晶振外壳接地。