伴随着大带宽、低损耗、高集成等特点被大家日益认可，近年来硅光逐渐成为了光通讯领域的亮点。其实除了光通讯领域，光子集成还在传感领域和生物光子学领域也得到了长足的发展。新思科技很早就注意到了集成光子学这一领域，在2018年收购PhoeniX Software之后已经覆盖了光电集成芯片设计领域所需的所有软件模块。不同的模块与模块之间有一定的接口，但没有一个统一的平台去支持设计者调用不同的模块进行一种更为便捷的设计。比如RSoft器件仿真软件用于单个器件的仿真，OptSim Circuit用于器件连接之后的线路仿真，OptoDesigner用于版图布局，IC Validator用于布局与原理图比较。RSoft与Sentauras之间有接口，用户可以根据半导体的参数和加工工艺参数进行一些光电混合器件的设计。RSoft与OptSim Circuit之间的接口，支持将RSoft仿真的器件等效成一个矩阵模型用于多个器件连接起来的线路仿真(circuit simulation)。OptSim Circuit和OptoDesigner之间的接口，支持从OptSim Circuit中的原理图设计(schemtic)自动转换成OptoDesigner版图布局(layout)，版图布局中的修改也可以反馈到原理图设计里面(back annotation)。IC Validator和OptoDesigner之间的接口，支持IC Validator从OptoDesigner产生的GDSII文件中抽取出网表(netlist)，并且与OptSim Circuit的网表进行比较，以确认GDSII版图无误等等。
新思科技一直将推出光电统一芯片设计平台，从而给设计者一个更好的用户体验为己任，所以于2020年9月9日，发布了业界首个光电统一芯片设计平台OptoCompiler。发布会还邀请到了Inphi，TowerSemi, Microsoft以及UCSB为该产品背书。
OptoCompiler平台所支持的设计流程是从原理图设计(schematic)出发，通过SDL(Schemtic Driven Layout)进行版图布局(layout)，布局之后通过一系列的验证(sign-off)确定最终的设计版图(一般为GDSII格式)。
1. 原理图设计(schematic)
由于该平台支持同时光和电两部分的设计，所以在原理图设计中，光和电的引脚(pin)首先会通过不同的标识区分。其次，如果设计者不小心将光和电的接口弄混，例如将光的接口接到了电的引脚时，软件也会及时报错。
原理图完成之后，可以直接通过Simulation andAnalysis Environment (SAE) 对设计进行线路仿真。通过仿真环境的设计以及添加仿真模块，完成测试台的设计。OptSim Circuit后台将网表(netlist)提取出来进行仿真计算，运算结束之后再将结果返回到前台的SAE界面。上图是级联滤波器(lattice filter)的原理图设计，以及分析结果。
2. 版图布局(layout)
原理图设计完成之后，可以通过SDL(Schemtic Driven Layout)打开版图布局的窗口。版图布局中完全支持光波导的曲线形状，并且每个光学端口都有光学引脚标识，用来显示该端口的波导宽度和角度。与传统的IC设计软件不同，OptoCompiler中光学端口在旋转任意角度下，都能与邻接的光学端口无缝对接。具体说来就是如果两个端口所处的工艺层面不同(比如一个是浅刻蚀，一个是深刻蚀)，或者波导的宽度不一致的时候，两个端口会自我排斥。在两个端口的性质一样(工艺层面和波导宽度)的情况下，将某个器件移动，使其光学引脚与另一个器件的光学引脚重合，那么正在被移动的器件会自动根据另一个的光学引脚的位置和角度，自己无缝对接(abutment)。
当设计过程中出现原理图与版图不匹配的情况时，软件会在设计窗口中实时提示。用户可通过选择以原理图为准或以版图为准，解决不一致的情况。比如在版图的布局中，发现某个器件的参数设置有问题无法组成想要的结构，这时用户可以直接在版图设计窗口中，修改器件的参数。但修改过后，原理图设计中的参数和版图布局中的参数会不一致。例如这时用户可以选择为版图为准。软件就会把原理图设计中的参数更新到与版图布局中的参数一致。
版图布局中支持“一键对齐”功能(auto align)。也就是可以将许多器件以某一个器件为基准进行对齐，并根据原理设计中建立起来的连接关系，将器件都自动串接起来。
器件库中支持多种连接器，以用于产生不同形状的波导路径。其中一个亮点是Flex Connector Mahattan。这种连接器主要是用来产生曼哈顿型的波导路径。与一般的连接器不同，该波导可以经过设计者的交互式改动，可以改变默认的波导路径，从而绕过某些不想有交叠的区域。
3. 设计规则检查(DRC)和布局与原理图比较(LVS)
版图布局完成之后，用户还可以进行设计规则检查(DRC)和布局与原理图比较(LVS)。DRC的问题将直接显示在版图设计中，LVS发现的问题会同时显示在原理图设计和版图设计中，以供设计者以最快的方式发现问题并进行修改。
总结：
最后我们再看下，OptoCompiler的平台结构是怎么样的。这里需要强调一下，OptoCompiler不是一个单一的芯片设计软件，而且一个集成了整个芯片设计流程的平台。OptoCompiler的设计是从Fab的PDK为基础。如果PDK内Fab提供的元器件不能满足设计者需要时，设计者可以用RSoft进行元器件设计(对于光电混合的元器件，需要用到半导体的电学性质时，可以结合Sentaurus)。然后通过产生定制PDK元器件的功能，将刚设计的元器件加入到Fab的PDK里面，一起用于芯片设计中。线路仿真时，底层调用OptSim Circuit再将结果返回到上层，而DRC和LVS是在同一界面调用IC Validator。最终再将设计以GDSII文件的形式输出。
可以看到该平台很好将Synopsys自身的多种光学和电学的软件结合在了一起，实现了垂直整合。在OptoCompiler推出之前，用户需要使用来自于不同软件的界面处理芯片设计中的各个环节，在一些交互的环节中，还需要将文件和数据在不同的软件中来回导入导出，所以用户体验并不是很好。OptoCompiler平台的推出将化解这一问题，虽然是调用了不同的软件模块，但是在同一个界面下，文件和数据不需要在不同的软件之间来回导入导出。
任何问题欢迎联系作者，微信号titanium200911。
新思科技发布的OptoCompiler公告：https://news.synopsys.com/2020-09-09-Synopsys-Introduces-the-Industrys-First-Unified-Electronic-and-Photonic-Design-Platform
OptoCompiler介绍：https://www.synopsys.com/photonic-solutions/optocompiler.html
免责申明：文中所出现的图片均来自OptoCompiler发布会以及Synopsys官方网站