摘要AD9361数据接口采用DDR双边缘采样模式，如下所示，AD9361和Xilinx FPGA通信需要其IDDR和ODDR原语。 为了加深记忆，IDDR和ODDR的使用总结如下。
IDDR IDDR将1位双边缘采样输入转换为2位单边缘采样输出，IDDR框图如下图所示。 其中，d是2边缘采样输入端，c是时钟输入端，CE是时钟使能端，s是置位信号，r是复位信号，Q1和Q2是1边缘采样输出端。
IDDR# ).DDR _ clk _ edge (same _ edge _ pipelined )、 init_Q1 )1'B0 )、 init_Q2 )1'B0 )、 Srtype .s(1 从上例所示的模块开始，说明IDDR的参数。 其中INIT_Q1和INIT_Q1表示输出初始值，SRTYPE表示同步或异步复位，DDR_CLK_EDGE有三种模式：
1、OPPOSITE_EDGE模式
2、SAME_EDGE Mode
3、SAME_EDGE_PIPELINED模式
ODDR ODDR是一种双边缘采样输出，将2位单边缘采样输入转换为1位，ODDR框图如下图所示。 其中D1和D1是单边缘采样输入，c是时钟输入，CE是时钟使能，s是置位信号，r是复位信号，q是双边缘采样输出端。
ODDR# ).DDR_clk_edge(same_edge )、 init )1) B0、 Sr type (async ) ) I_tx_frame_oddr ).Sr上述示例中其中，INIT表示输出初始值，SRTYPE表示同步或异步复位。 DDR_CLK_EDGE有两种模式：
1、OPPOSITE_EDGE模式
2、SAME_EDGE模式