文章目录pll锁相环实验锁相环的作用ip core——clock wizardclk_wiz实例化oddr原语oddr的作用
pll锁相环实验锁相环的作用
他的基本作用是实现频率的转换
IP core ——时钟向导正在配置时钟输入。 我的主板采用了artix-7系列的。 板级有200M差动时钟的输入。
clk_wiz实例化clk _ wiz _0clk _ wiz _0_ inst (/clock in ports.clk _ in1 ) sys_clk )、/in 50m Hz///clockoutpoooopooot/out 25 MHz//statusandcontrolsignals.)、/out 25 MHz//statusandcontrolsignals ) )。 oddr原语/* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *。 1-bitDDRoutputdata.c(PLL_clk_o )、/1-bitclockinput.ce(1'B1 )、/1-bitclockenableinput.D1 ) ) ) //1-bitdatainput (associatedwithc ).D2 ) R (1'b0 )，/1- bitdatainput (associatedwithc ).R (1'b0 )，/1