一、实验要求
(1)时钟功能：使用数码管以24小时周期显示累计时间。
)校时功能：可快速校正“时”、“分”、“秒”的功能。
)3)对于响整个时间，功能：具体要求：在整个时间前先响5次低音(500 Hz )，在整个时间中再响1，000 Hz左右的高音)，响6次共振音，响2次的间隔为0 .5 s。
)4)准确的：天计时误差不超过10 s。
二、设计方案
采用74LS161作为计时器，分和秒由74LS61级联构成60进制计数器，时由74LS161构成24进制计数器； 秒信号发生器由555振荡器、电容器、电阻构成； 时模块用与非门和组合逻辑电路实现。 对时电路可由74LS192、蜂鸣器、逻辑门构成。三、功能模块
秒信号发生器
本模块由555振荡器、电容器和电阻组成
具体电路图如下。
时分秒计时电路
本模块由4位二进制加法计数器74LS161、与非门、与非门构成
因此，六十进制计数器如下所示。
如上图所示，将下位芯片的MR信号通过反相器连接到上位芯片的clk侧。 也就是说，将秒信号设为10分钟频率，上位码片每10秒计数一次，计数为Q3Q2Q1Q0=0101，另一脉冲MR=0立即被清除。 总体上实现了60进制计数器。 二十四进制计数器如下。
如上图所示，将上位的ENP、ENT分别连接到下位的Q0、Q3上，输出1001，进而，只有在1个脉冲到来的情况下，才计数上位的位数，满足级联芯片的进位条件。
时分秒计数器级联如下。
对时模块
本模块主要由各种门级电路和钥匙组成。
首先需要学时总按钮，其次需要三个分按钮，分别调节时分秒。 电路如下。
在按下设置按钮后，电路应停止计数，在按下分按钮后，在对应的时、分或秒产生上升脉冲，使对应的位数逐个增加1。 具体电路如下。
以设定为例，如果未按下设定按钮，则setting为高电平，通过或门后，minute始终为高电平，不产生上升沿。 按下setting后，按下setm后才出现上升沿，分计数器加1。 同样，设置时也一样。 对于设定秒，按setting键时clks始终为0，计数停止； 按下设定秒按钮后，clks发生变化，秒明显增加1。
全时报模块
根据要求，低音(500 Hz )鸣5次，定时高音(1000 Hz左右)再响一次，共鸣音响6次，鸣2次间隔为0 .5 s。 可设计的电路如下。
开始鸣叫时，明显在m5=m7=m4=m1=1、s1=s3=s5=1、且s8=0时，扬声器侧信号随500Hz脉冲的变化而变化，进行低鸣叫； 59:59时，SPEAKER侧的信号随1KHz脉冲的变化而变化，发出高音叫声。
1KHz脉冲信号和500Hz脉冲信号如下。
其中1KHz信号由555振荡器产生，根据秒信号发生器的计算公式可知，只要使c为0.01uF即可； 500Hz信号可以由74LS161构成分频器，并且如上所述，Q0可以通过一个反相器栅极以获得500Hz脉冲信号。
另外，上学时考虑到定时报时模块不起作用，将1KHz脉冲、500Hz脉冲输入转换如下。
按下设置键，setting=0，1k和500均为0，全点报时模块无脉冲输入
http://www.Sina.com/http://www.Sina.com /
校时：
正常时机：
四、总体电路图
数字电子表