首页 > 编程知识 正文

逻辑电路的动态功耗与什么有关(主板CMOS供电电路图)

时间:2023-05-05 19:30:20 阅读:83639 作者:4509

这次的问题是,由于LDO的电源输出能力有限,同时也确保了可靠性,所以一些保护电路必须直接连接到电源上。 这里需要注意的是,LIMP HOME“跛行回家”即使我们的5V系统有问题,也必须保证部分重要功能继续工作,因此为了满足这个条件,重要的信号供给只能直接连接到电池上。

这次最先出现的问题是CMOS的与门(HE4000B系列的)。

我们的控制信号来自MCU(5v的系统),但是与门的系统供电为12V,所以两个电平不兼容,MCU的高低电平被与门的CMOS芯片一律识别为低电平。

我们设计电平转换时,有两个需要注意的问题

1 .要使之成为相同的逻辑,就不能使之成为反逻辑

2 .在通常的状态下,不能允许大电流(为了满足静态电流的要求)。这里设计了低有效电路,所以在输出高时不能流过大的静态电流。

可行的改进设计包括:

但是,波浪不平坦,又会掀起波浪,根据ISO16750的规定

另一方面,我们的与门能承受的电压为18~20V,这也是所有CMOS的IC的极限电压,所以这个芯片华丽地烧毁了(

我们的解决方案是增加齐纳管15V钳

这个阻力需要仔细斟酌。 24V时,7V的电压在电阻上,因此在限制齐纳管电流防止过热的同时,必须避免电压因CMOS的正常工作电流而下降太多。

V.CMOS=V.BATT-R.limitI.AND

I.Zener_max=(24-15 )/r .限制

以上需要综合考虑。

版权声明:该文观点仅代表作者本人。处理文章:请发送邮件至 三1五14八八95#扣扣.com 举报,一经查实,本站将立刻删除。