关于四级机组闪存纠错问题的潜在解决方法。
与以往的平面NAND相比，3D NAND技术的运用，更容易实现错误校验码，也进一步确定了提高容量的四级单元技术的可行性。
误码(ECC )技术的使用范围包括采用算法计算向存储数据添加冗余所需的添加和使用位数，在固定大小区域内动作的组码和里德-所罗门编码是这种技术的应用例子。 另外，与该技术能够达到的纠错量相比，能够检测的错误数更多。
低密度奇偶校验(LDPC )编码是ECC技术的新版本。 BCH(bose-chaudhuri-hocquenghem )编码是另一种纠错技术，该二进制BCH编码被设计为可用于多位数的纠错。 通常，客户需要完成的纠错位数越多，需要添加到数据中的冗余ECC位数就越多。
由于读取单元无法提供明确的1或0，因此在这种情况下，NAND闪存需要ECC，因为1字节以上的值可能会因错误而失真。
ECC代码可以检测并纠正上述错误。
随着NAND读取的难度增加，添加的ECC位数和ECC算法的复杂度也随之增加。 其中，“难以读取”是指，具体而言，随着单元大小及其存储的位数增加，单元的可读性降低的总称。
例如，小小区之间可能存在跨距效应，具体而言，一个小区中的设置值可能影响相邻小区中的设置。 其中包含的设定值还包括电子——的数量和稳定性随着单元大小的缩小而降低。
因此，与SLC (一次单元)相比，MLC (二次单元)和TLC (三次单元)闪存的读取当然更困难。 当然，虽然QLC (四级单元)在技术上具有一定的可行性，但单元可读性以及ECC代码和算法仍然是需要解决的两大难题，所以到目前为止，QLC还没有实用性。
SanDisk公司2009年试图采用43纳米几何平面结构实现QLC NAND的生产，但经过一年左右的研究后放弃了。
同样，20nm的MLC闪存单元比25nm单元和35nm单元读取困难。 另外，16nm的MLC闪存单元难以重新读取，但该水平采用的ECC实现了BCH和LDPC ECC技术的融合。
根据Objective Analysis公司Jim Handy的简要报告，选择3D NAND可以简化这些挑战。
其主要理由有以下两个
首先，3D NAND闪存芯片完成后，单元尺寸从15纳米恢复到40纳米左右，然后该芯片可以采用最先进的2D或平面NAND技术。
其次，来源于3D NAND的构建方式。 “3D NAND的浮置栅极或电荷捕获在作为通道的极附近形成圆，使其面积增加3倍以上。 因此，目前3D NAND芯片的面积几乎相当于90纳米的平面NAND芯片。 ”
此外，Jim Handy还提供了一个图表，其中显示了在不同单元大小的情况下，MLC和TLC闪存通常所需的ECC位数。
如图所示，如果TLC NAND闪存的单元大小为15纳米的工艺几何尺寸，则所需的ECC位数超过75位。 如果芯片的几何尺寸为90纳米，则ECC的位数必须小于等于15。
对此，Handy在其报告中表示：“可以推断QLC 3D NAND所需的位数将不足20。 因此，与以往的平面NAND相比，采用3D NAND将提高QLC的实现性。 ”
另外，Handy描绘了各单元具有更多位数的前景。 “从长远来看，我认为大部分3D NAND控制器都采用LDPC，确保每个单元存储4字节以上的数据。 当然，实现这个目标需要时间。 短期内，3D NAND可以通过使用简单的BCH算法完成向QLC的转移。 ”。
请考虑一下被称为每单元5位字节的闪存——、或5级单元或PLC闪存的东西。 由于QLC已经表示四级单元闪存，所以不能用quintuple level cell的首字母命名五级单元。 另外，比QLC闪存增加25%，各单元存储为5位而不是4位。 因此，它可能是1 TB的qlc固态硬盘或1.25 TB的PLC固态硬盘。 嗯，这次的前景确实令人高兴，但距离实现可能还需要几年。
目前，QLC闪存似乎已经具有一定的可行性，我们可以在今年年底看到它的真实身份。