随着电脑的普及，英特尔公司成为了世界上最大的设计、生产半导体的技术巨头。 我们使用的办公室和家用电脑中，Intel占有80%的市场，几乎100%在服务器市场。 近年来，AMD平台的CPU呈上升趋势，但无法动摇Intel霸主的地位。 (这几年国产CPU像龙芯、兆芯、辉腾、紫光一样出现在人们的视野中，但要达到Intel的水平还有很长的路要走。
intel的CPU性能很强，但同时在移动平台上存在严重的问题。 我想大家都知道那个的耗电量很高。 为了解决高功耗的问题，英特尔推出了低功耗的CPU、Atorn (凌动) Bay Trail处理器，由于性价比高，被广泛应用于工业控制系统。 原创今日头条：卧龙会IT技术
下图是Bay Trail平台的主板。
说了这么多，接下来进入正题。 让我们一起来学习在英特尔托架教程平台上设计DDR3L吧。
1，先来大概的了解下DDR3L有那些信号线，以及信号线的作用。
CPU共包含248个DDR3L信号，支持a、b双通道的DDR；DDR3L信号分为时钟、控制、命令和数据信号
数据信号如下所示。
dram0_ dq [ 63:0 ] :数据总线；
dram0_ DM [ 7:0 ] :数据掩码；
DRAM0_DQSP[7:0]，DRAM0_DQSP[7:0] :数据存储器；
dram0_ ECC _ DM:ECC数据掩码；
DRAM0_ECC_DQSP、dram0_ ECC _ dqsn:ECC数据存储器；
指令信号如下所示。
dram0_ ma [ 15:0 ] :内存地址数据库；
dram0_ bs [ 2:0 ] :银行选择；
dram0_ ras # :行地址选择；
dram0_ cas # :列地址选择；
dram0_ we # :写启用；
控制信号如下所示。
dram0_ cs [ 2，0 ] # :芯片选择(操作线路)；
dram0_ cke [ 2，0 ] :时钟启用(操作秩)；
dram0_ ODT [ 2，0 ] :启用二进制选择/启用；
时钟信号组如下所示。
dram0_ ckp [ 2，0 ] :差异时钟；
dram0_ ckn [ 2，0 ] :反向差分锁定；
DDR3L的参考信号和补偿信号如下所示。
dram _ vref :差分参考电压；
DRAM_VDD_S4_PWROK，dram _酷睿_ pwro:DDR 3电源监视器
DRAM0_DRAMRST#，dram1_ dram rst #:DDR3l dram重置。
DRAM_RCOMP[0]、DRAM_RCOMP[1]、DRAM _ RCOMP [2] : DDR 3互补签名
二，知道了DDR3L信号线有那些后，下面我们来了解下DDR3L信号线的阻抗要求：
DDR3L CLK单端50OHM，差分85OHM； 原创今日头条：卧龙会IT技术DDR3L CTRL单端40OHM；
DDR3L CMD单端40OHM；
dr3l数据单端50OHM；
DDR3L DQS单端50OHM，差分85OHM；
三，各组信号线的长度要求以及各组信号线匹配关系是否都熟悉了解了
下有走线拓扑、线宽与线间距、各组信号走线长度的关系、时钟到时钟：时钟/-10毫米；
控制到时钟：时钟/-0.1”(2.5毫米)；
命令至时钟：时钟/-0.1”(2.5毫米)；
频闪到时钟：时钟/-0.5”(12.7毫米)；
数据到频闪(备用线：频闪/-20m ILS ) 0.5毫米)；
时钟到n:5毫米；
频闪为5毫米；
拓扑图如下所示。
信号布线长度最长不超过4300mil，距离其他信号线20mil； 导通孔数量最多2个； 原创今日头条：卧龙会IT技术
由于CPU扇出部分的导线空间有限，CPU部分导线的线宽为4mil，间距为4mil，CPU导线部分的全长在200mil以下。
四，关于返回路径和参考平面
为了使参照平面与返回路径连续，所有信号都必须参照GND或电源平面。 参照平面是连续的，不能越过岛。各信号转换为其他楼层的是通孔，旁边添加的回流孔尽可能靠近，在50MIL以下的范围内，确保信号良好返回的路径。 下图：
为了确保良好的信号质量，信号过孔与GND过孔的比率为2:1，如下图：原创今日标题：卧龙会IT技术
让我们看看PCB Layout的一些照片。
INNER03层
Inner06层
跟进，转发，请支持。 如果有什么问题的话，在评论区多讨论一下也可以。
原创|卧龙会玉京龙