Zynq7000硬件开发的整体硬件架构设计
本项目基于Xilinx Zynq-7000系列SoC高性能处理器，整合了PS端双核ARM Cortex-A9 PL端Kintex-7体系结构28纳米可编程逻辑资源； pin to pin与XC7Z035/XC7Z045/XC7Z100-2FF900兼容，主要区别在于PL端的逻辑资源不同。 下面详细说明该系列的芯片，本项目的开发以XC7Z045-2FF900为例进行开发。 此次案例是根据小编多年的开发经验，结合目前主流技术开发的通用型标准3U卡，VPX设计符合VITA46.4标准，无知识产权纠纷。
系统框图如下所示。
内部资源的说明如下。
2片 DDR3颗粒、512MB/1GB、16位* 2；
10/100/1000M以太网接口，端口与光端口以太网兼容，可自适应切换；
在USB串行端口上连接ARM端UART0接口，便于Zynq7000的调试；
SFP光通信接口、高速SERDES通信用、交流耦合、最大速度2.5Gbps；
QSPI闪速颗粒2片，256Mb*2，QSPI接口；
设计vpx标准接口、PCIE GEN2 8 lanes，支持路由和终端等的配置； 18LVDS、速度400Mbps、接收侧交流耦合； 收到8个单端信号，0~50Mbps。
主板外框采用3U标准
本项目主要参考Xinlinx官方开发板ZC706，开发板的外观如下。
免费下载方式：关注Wechat图书公众号“硬件开发不完全攻略”，在后台回复“开发资料”，即可免费下载。
资料的截图如下，包括AD格式的PCB源文件、candence allegro格式的PCB源文件、原理图、BOM表、开发板的参考资料等