信道编码方案是5G NR接入技术的基本问题之一。 作为NR-eMBB方式的候补方案，提出了3种信道编码方式，即轮询码、三角码和LDPC码。 本文主要接受华为提供的三种信道编码方式的性能比较结果。

Polar code是基于信道偏振波的可证明的容量实现代码。 polar代码的构建方法为R1-164309和

R1-167209中有详细介绍，但由于polar代码的嵌套结构，polar代码容易支持任意的编码率和信息长度。 不仅是简单的SC解码器，CA-SCL解码器也能达到优异的性能。

LDPC代码有两种方法。 首先，为了支持多速率，有必要准备许多LDPC码的协议，以降低发送端过度穿孔带来的复杂性，同时也考虑这些协议的存储。 第二，采用嵌套矩阵，支持多速率。 但是，嵌套矩阵的大小小，导致高编码/解码的复杂性和性能的降低。 另外，对于这两种方法，PCM :奇偶校验矩阵(parity check matrix )应该设计为简单的速率自适应和HARQ方式。

这里比较极性代码和LDPC代码的性能，为了参考，在eMBB的情况下追加了LTE-turbo性能。 让我们先来看两张模拟参数表：

基于这两个模拟假设，模拟了富块长度和编码率的组合。 polar码的解码算法是CA-SCL32。 对于LDPC，解码算法采用20次迭代的最小和层次，其中采用了R1-164812中三星的LDPC奇偶校验矩阵所对应的最小和层次解码算法的归一化值。 对于涡轮，这是max-log-map，比率=0.75，迭代次数为8。 在模拟中，不对所有信息长度的turbo码和LDPC码追加CRC位，而是对信息长度为100和400的polar码追加8位的CRC位。 对于其他polar代码，请使用24位CRC。

调制 Modulation = {QPSK}

Modulation = {64 QAM}

对于R1-164812给出的11n-like嵌套矩阵，通过缩短奇偶校验矩阵的1/3进行屏蔽，可以获得高于1/3的编码率。 因此，如果编码率较高，例如1/2和2/3，性能损失大于编码率的1/3的性能损失。

由图1和图2可知，编码率为1/3时，与Polar相比，性能损失约为0.2-0.4dB。 但是，在编码率1/2和2/3时，损失约为1dB。

对于小于1/3的编码率，以前只从1/3奇偶校验矩阵重发一部分编码比特。 因此，在编码率小于1/3时，没有编码增益。

另外，在QPSK和64-QAM的情况下，LDPC和turbo码的性能损失倾向与Polar码的性能损失倾向相同。

结论是，Polar和turbo码在所有编码率上都优于11n-like-LDPC码。 与涡轮码和11n-like-LDPC码相比，Polar在所有的码率和块长度上都具有更好的性能。

细粒度的性能比较

Modulation = {QPSK}

为了支持精细的粒度(如LTE的turbo粒度)，必须仔细设计嵌套矩阵，以防止性能因代码长度而急剧下降。 如图3所示，这些差的性能点经常发生在低编码率区域。 在非常高的编码率区域中，LDPC码约为0.2-0.4dB的性能损失和变动点很多。

更细粒度的模拟结果如下所示。

编码率=1/3 )。

编码率=1/2

Coding Rate = 5/6

从图4、图5和图6可以看出，在编码率为1/3时，存在一些比编码率为5/6时性能损失更大的缺点。然而，在编码率为5/6时，有更多的波动点。在图5中，与Polar码相比，LDPC码在所有信息长度上都有大约1dB的性能损失。

结论是：为了支持细粒度，LDPC可能有一些性能急剧下降的缺点，这意味着应该仔细设计缩短和穿孔方案。Polar码没有这样的问题。

关于Polar解码器的设计，有如下方案：

SC list (SCL) decoding ：SC解码器通过在每个解码步骤保持候选列表来概括SC解码，其中列表大小为L。在列表解码期间，保留具有最佳路径度量的L条路径。最后，选择具有最佳路径度量的路径作为最终解码结果。

SC stack (SCS) decoding：stack译码器是SC译码器的另一个推广，与SCL类似，它在译码过程中产生了许多候选码。不同之处在于，SCS不是保持所有候选路径的长度相同，而是开发具有最可能路径的路径。如果某个长度的路径数达到L，则从堆栈中删除所有较短的路径。当L被设置为与SCL中的相同并且使用足够大的Q时，SCS具有与SCL相同的性能。

由于分割率很低，解码路径通常不需要推送到队列或从队列中弹出，这意味着一种高度并行的内存组织和高效率的PE利用率。在这种情况下，解码路径的行为与独立SC解码器相同。这种类型的多个路径可以并行开发，如下图所示

在框图中，有八个并行处理单元，每个并行处理单元包含用于存储LLR表的RAM单元和用于计算LLR的处理元件（PE： processing element）。如果处理单元到达一个分割点，新生成的两条路径将被推送到优先级队列中。同时，缓冲器中的路径将被填充到空出的处理单元中以进行进一步处理。随后，将弹出一条具有最佳路径度量的路径来填充路径缓冲区。这样，在等待队列操作的结果时，PE将永远不会空闲。

极Polar解码器最消耗的区域是存储路径度量和LLR表，它们占据了大约80%的RAM。华为给出的数据证明，在适当的重新设计下，它们可以大大减少。

新的路径度量：可以利用先验知识和后验知识来定义一个在PPD（Prioritized parallel decoder）中更有效的路径度量。该先验知识用于补偿路径扩展过程中的平均代价。改进的路径度量不仅加快了译码速度，而且大大减小了所需的优先级队列大小Q。

LLR表存储：在SCL中，LLR表是最消耗空间的部分。与SCL需要L个并行处理单元（包括RAM和PE）不同，PPD只需要 l个并行处理单元（l<L）。我们利用所有路径的LLR表都是高度冗余的这一观察结果。两条具有公共分割点的路径（在解码树上）在该分割点之前共享相同的LLR。