页面
PAGE 36
武汉大学计算机学院
2006~2007学年第二学期2006级《数字逻辑》
未考卷a卷
学号班的姓名成绩
一、填空(每分，共14分) )。
1、(21.5 ) 10=(2=)8=) 16
2、情况下，增补=() ) ) )。
3、与十进制809对应的8421BCD代码为() )。
4、如果采用奇偶校验，则当信息比特为10011时，奇偶校验比特为() ) ) ) ) ) ) ) ) )。
5、数字逻辑电路分为()和()两种
6、电平异步时序逻辑电路的描述工具是()、()、()、()、)
7、函数的反函数为() )。
8、NAND系数NO的意思是()。
9、要消除函数对应的逻辑电路中可能存在的危险，应增加的冗馀项为() ) )。
二、选题(每空2分，共16分)。
从以下各问题的4个解答中选择一个正确答案，并将该符号记入括号内
1、数字系统可以) )，将减法运算转换为加法运算
答.原码b .余三码c .格雷码d。
2、要使J-K触发器的基于CP脉冲的二次状态与现状相反，JK的取值为() ) ) ) ) ) ) ) ) ) ) ) )。
A.00 B.01 C.10
3、对于完全确定的原始状态表中的6种状态，a、b、c、d、e、f退化，(a、b )、(d、e )同等，则最退化状态表中只有()
A.2 B.4 C
4、以下集成电路芯片中，()属于组合逻辑电路
a .计数器74290 B .寄存器74194
c .三一八解码器74138 D .内置定时器5G555
5、至少) )设计需要触发的20进制同步计数器
A.4 B.5 C
由6、5G555构成的多谐振荡器有() ) )
a .两种稳态b .两种暂态
c .一个稳定状态，一个过渡状态d .没有稳定状态，也没有过渡状态
7、可编程逻辑阵列PLA的与或陈列为() )。
a .阵列和可编程，或阵列和可编程b .阵列和不可编程，或阵列和可编程
c .阵列和可编程，或阵列和不可编程d .阵列和不可编程，或阵列和不可编程
8、最大项与最小项的关系为()。
甲乙丙没关系
三、逻辑函数化简(6分) )。
设为最简单的和-或式
四、分析问题(每个小题12分，共24分) )。
A1
a
1
1
B
1
C
f
d
编写输出函数表达式
列出真值表
说明电路的功能
图1
图1
1x图22，
1
x
图2
写出输出函数和激励函数公式
列出下一个状态真值表，绘制状态表和状态图
说明电路的功能
初始状态，建立x输入的4个异步脉
打孔后的状态y2y1和输出z的波形图。
五、设计问题(每个小题10分，共20分) )。
1、绘制" 1101 "系列检测仪Moore模型原始状态图和状态表，电路有串行输入端x和输出端z。 如果x输入序列具有" 1101 "，则输出z为1，否则
输入x 0 1 0 1 1 0 1 1 0 1 0
输出z 0 0 0 0 0 0 1 0 0 0 0
2、用d触发器和合适的逻辑门设计同步时序逻辑电路，可以实现以下最简单的二进制状态表
现状
y2 y1
子/输出
x=0
x=1
00
01
11
10
01/0
11/0
01/0
00/0
10/0
10/0
00/0
1/1
d触发激励表如下
QQn 1
d
0 0
0 1
1 0
1 1
0
1
0
1
六综合应用题(每个小题10分，共计20分) ) )。
1、三一八解码器74138和适当逻辑门设计三变量“多数表决电路”
2.4位的二进制同步可逆计数器74193和8选择数据选择器74152来设计序列发生器，以循环产生该序列。 序列中的最高有效位“1”
提示：首先将74193设计为八进制计数器，将该计数状态作为8选择数据选择器的地址端子，将生成的顺序位作为数据选择器的数据输入端子)
A1A
A1
A2
A0
g
D0
D1
D2
D3
D4
D5
D6
D7
f
选择MUX
74152
武汉大学计算机学院
2006-2007学年第二学期2006级《数字逻辑》
期末考试