芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并不统一严格边界，过程涉及的设计为后端设计；
1. 规格制定
芯片规格如功能列表所示，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片应达到的具体功能和性能要求；
2. 详细设计
Fabless根据客户的规格要求，取出设计解决方案和具体的实施体系结构，划分模块功能；
3. HDL编码
使用硬件描述语言(VHDL、Verilog HDL、行业公司普遍使用后者) )，用代码描述实现模块功能，即，用HDL语言描述实际硬件电路功能，形成寄存器传输级(RTL )代码
4. 仿真验证
仿真验证是指验证代码设计的正确性，验证的标准是第一步制定的规范。 检查设计是否正确满足规格的所有要求。 规格是设计是否正确的黄金标准，如果全部违反，且不符合规格要求，则需要重新考虑设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准
仿真验证工具Synopsys的VCS，还有Cadence的NC-Verilog；
5. 逻辑综合―Design Compiler
通过仿真验证，合并逻辑进行逻辑集成后，将设计实现的HDL代码翻译成网级网表netlist； http://www.Sina.com/http://www.Sina.com /因此，选择的集成库不同，集成电路在时序、面积上存在差异。 一般情况下，在综合完成后，需要再次进行模拟验证(也称为后模拟，以前的称为前模拟)。
综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准
逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的
静态分析(sta )，静态时间序列分析，这也是验证的范畴，主要是逻辑综合工具Synopsys的Design Compiler；； 这是数字电路的基础知识，如果一个寄存器发生这两个时序冲突，就不能正确采样输出数据，所以基于寄存器的数字芯片功能一定有问题。
6. STA
在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）
这也属于验证范畴，STA工具有Synopsys的Prime Time；常用的是7. 形式验证，参考功能验证后的HDL设计，与集成后的网表功能相比，他们在功能上是否等价这是为了确保在逻辑集成过程中，用原始HDL描述的电路功能没有被改变；
http://www.Sina.com/http://www.Sina.com /
前端设计的流程暂时写到这里，从设计程度来说，是从功能上（STA是时序上）对综合后的网表进行验证
等价性检查方法
针对测试设计，可测量设计； 芯片内部往往装有测试电路，DFT的目的是在设计时考虑未来的测试； DFT的一种常见方式是将插入设计中，并将诸如寄存器的非扫描单元改变为扫描单元； 有几本书详细介绍了DFT，对照图像有点容易理解。
http://www.Sina.com/http://www.Sina.com /
布局规划是指放置芯片的宏单元模块，整体决定IP模块、RAM、I/O端子等各种功能电路的配置位置。 布局规划直接影响芯片的最终面积
形式验证工具有Synopsys的Formality
前端设计的结果就是得到了芯片的门级网表电路
时钟tree synthesis，1. DFT通过时钟信号在数字芯片上的全局指挥作用，相应地
布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小；这也是为什么时钟信号需要单独布线的原因；CTS工具，Synopsys的Physical Compiler ；
4. 布线(Place & Route)
这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线；比如我们平常听到的0.13um工艺，或者说90nm工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度 ；
5. 寄生参数提取
由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射；这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误；提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的；
工具Synopsys的Star-RCXT；
6. 版图物理验证
对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求， ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气 规则违例；
工具为Synopsys的Hercules；
实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题；
物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了；物理版图以GDS II的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片 ；