用二进制计数器集成芯片74161设计一个64进制计数器。要求分别用反馈清零法和反馈置数法实现。画出设计的电路图。
端口介绍：
ABC是一组数字输入端子(其中d为最高位，a为最低位)，在实现组数功能时，将ABC的数值传递给QA ) QB ) QC ) qdenp和ENT使能端子。 这两个端口都为1时芯片正常工作，可以实现计数功能。 如果其中一个为0，则此161保持不计数。 ~Load为置位端子，该端口接收到0信号时，执行置位功能，将ABCD传递给q(ABCD )。 ~CLR为清除侧，该端口接收到0信号后，无论现在处于何种状态，都可以实现q(ABCD )输出0000的复位功能。 CLK是时钟脉冲的输入端子，在上升沿到来时计数1次。 RCO是进位侧，当q(dcba )为1111时，该端口输出1信号，其馀的状态都输出0信号。 想法：一张161是十六进制计数器，也就是四位二进制。 现在需要设计64进制计数器，需要输出2 6 2^6 26个。 也就是说，需要6位二进制数。
反馈清除法时，反馈端子上连接~CLR清除端子，CLR为0时输出0000。 因此，为了维持0011 1111的状态，可以存在脉冲周期，因此在他到达下一个状态： 0100 0000时清除。 为此，将U2的Qc端子通过变频器连接到2张161~clr上。
在反馈配置数法的情况下，输出端子为0011 1111时，在向~Load提供低电平的有效信号的同时，需要两张161的配置数端子ABCD全部与低电平连接。
对于中间进位：
U1的输出为1111时，进位侧RCO输出1，其他状态时输出0。 如果将U1的RCO与U2的ENT连接作为使能信号，则在U1为1111的状态下U2正常动作，在下一个时钟脉冲到来时，能够将U1返回0000，将U2会计的一个数设为0001，实现了所需的进位功能。 也就是说0000 1111—0001 0000。
上面的电路图，使用Multisim模拟：