计数器是实现计数功能的顺控部件，不仅用于脉冲数，还经常用于几个子系统的计时、分频和数字运算的执行以及其他特定的逻辑功能。
计数器的种类很多。 包括同步计数器和异步计数器，这取决于是否对构成计数器的每个触发器使用一个时钟源。 根据计数方式，可分为二进制计数器、十进制计数器、任意二进制计数器。 根据计数器的增减趋势，分为加法、减法、增减计数器。 还有预制数量和可变程序功能计数器等。 现在，无论是TTL还是CMOS集成电路，都有品种比较齐全的中等规模集成计数器。 使用者可以利用设备手册提供的功能和动作波形图以及引出端的排列，正确运用这些设备。
柜台在现代社会中用途非常广泛，是与工业生产、各种、数量相关的电子产品。 计时器等报警器、时钟电路有广泛的用途。 针对各种显示设备提供实时监控，扩展更多功能。
1.1计数器设计目的
)1)可以用数字显示计数器每1秒增加1的时间。
)2)熟悉计数器各部分的结构。
)3)计数器之间的级联。
)4)不同芯片也能实现60进制。
1.2计数器设计结构
)1)用两个74ls161芯片和栅极元件实现。
)2)计时器递增到59后，计时器自动恢复为00显示，继续计数。
)3)本设计的主要设备为2个74LS161同步十六进制计数器，由200HZ、5V电源供电。
)4)两个芯片之间的级联。
六进制计数器设计说明
2.1 74LS161的功能
74LS161是4位二进制同步加法计数器。 图2-1是其针脚排列图，其中
在异步归零侧，
预置数控制端子，D3 D2 D1 D0为预置数输入端子，CTt和CTp为计数使能端子，CO为进位输出端子。 (CO=Q3 Q0 )。
图2-1 74LS161针脚排列图
表2-1是74LS161的菜单，如表所示，74LS161具有以下功能。
表2-1 74LS161的菜单输入输出
CTt CTpCPD3D2D1D0Q3Q2QlQ0
0
1
1
1
1
0
1
1
1
。
0
0
1
1
。
D3 D2 D1 D0
0 0 0 0
D3 D2 D1 D0
保持
保持
计数
(1)异步清除。 时光流逝
=0时，无论其他输入端子的状态如何，无论有无时钟脉冲CP，计数器输出均直接设定为零(Q3Q2QlQ0=0000 )，称为异步清除。
(2)同步预设数量。 时光流逝
=1，
=0时，且输入时钟CP上升，输入端的数据D3 D2 D1 D0被设置为计数器的输出端，即Q3Q2QlQ0=D3 D2 D1 D0。 此操作与CP的启动同步，因此称为同步预设计数。
(3)保留。 时光流逝
=
=1且CTtCTp=0时，无论有无CP脉冲的作用，计数器都维持原来的状态。
(4)计数。 时光流逝
=
当=CTt=CTp=1时，向CP侧输入计数脉冲，74161处于计数状态，其状态表与表1相同。
2.2拟议框架
六十进制计数器的一位和十位实现：利用两张74LS161，分别作为六十进制计数器的高位和低位，分别与数码管连接。 一个与门设备配置十进制计数器，另一个芯片配置六进制计数器。 十进制计数器(1位)和六进制计数器(10位)都使用反馈清除方法由两个74LS161构成。 在计数中，无论74LS161输出是什么样的状态，只要异步地清除输入端子即可
出现低电平，74LS161的输入端立即返回0000的状态。 清除信号消失后，74LS161从0000的状态开始重新计数。 该方法为反馈清除法。
当计数器10位的计数请求：位计数器从1001计数到0000时，10位计数器被计数一次，其可由两个芯片的级联来实现。
使用200HZ的时钟信号作为计数器的时钟脉冲。 根据设计标准，计数器的初始值为00，以增量方式计数，增加到59后自动返回00。 图2-2是60进制计数器的整体块
图。图2-2 系统总体框图
六十进制计数器的设计与仿真
3.1基本电路分析设计
(1)十进制计数器(个位)电路：计数器应从0000状态开始计数，当第十个CP脉冲出现时，即1010状态出现时应立即返回到0000状态。需要说明的是，电路是在进入1010状态后立即被置成0000状态。如图3-1所示电路，Q3、Ql作为反馈信号接到与非门的输入端，与非门的输出端与74LS161的清零端
相连。
图3-1 十进制计数器(个位)
(2)六进制计数器(十位)电路：计数器应从0000状态开始计数，当第六个CP脉冲出现时，即0110状态出现时应立即返回到0000状态。需要说明的是，电路是在进入0110状态后立即被置成0000状态。如图3-2所示电路，Q3、Q2作为反馈信号接到与非门的输入端，与非门的输出端与74LS161的清零端
相连。
图3-2 六进制计数器(十位)来自个位的进位电路：十进制计数器(个位)的输出端Q1、Q2接到与门的输入端，与门的输出端与六进制计数器(十位)相连。当十进制计数器(个位)计数到1001状态时，六进制计数器(十位)ET端接收到1信号，此时六进制计数器(十位)处于保持状态，当下一个CP脉冲信号到来时，计数器(个位)和计数器(十位)同时处于计数状态，紧接着计数器十位ET端接收到0信号，继而保持新的状态。来自个位的进位电路如图3-3所示。
图3-3 来自个位的进位电路
(4)时钟脉冲电路
图3-4 时钟脉冲电路
(5)选定仪器列表
表3-1 仪器列表仪器名称型号数量用途
同步十六进制计数器74LS161N2片级联构成60进制计数器
与非门7400N2个辅助设计构成其他计数器
与门7408J1个辅助设计构成个位进位电路
共阴极显示器DCD-HEX2只显示数字计数
电压源Vcc +5v1个提供电压
时钟脉冲+5V 200Hz1个提供时钟脉冲电压
(6)译码显示电路
图3-5 译码显示电路
综上所述，可设计六十进制计数器电路如图3-6所示。
图3-6 六十进制计数器
3.2 计数器电路的仿真
进入Multisim12.0界面，选择放置元件，按照电路图进行线路连接，同时标明所需参数值，确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。观察结果看是否与理论分析的预测结果相同。如图3-7所示为该六十进制计数器的仿真图。
图3-7 六十进制计数器电路仿真图
完整的Word格式文档51黑下载地址：
设计60进制计数器--数电课程设计.doc
(152.34 KB, 下载次数: 69)
2018-5-3 14:34 上传
点击文件名下载附件
下载积分: 黑币 -5