纳米软件解释了为什么ADC输入阻抗随频率的变化，以及为什么这是电路设计的难题； 其次，比较了确定输入阻抗的两种方法：网络分析仪测量法和数学分析法计算法。 本文还介绍了正确使用网络分析仪的过程，并给出了计算结果与实际测量结果非常接近的数学模型。
“有缓冲”或“无缓冲”
考虑到输入阻抗的影响，设计者一般可以从两种高速ADC之间进行选择。 也就是说，采用有缓冲的和没有缓冲的，即开关电容器。 虽然有许多不同的转换器拓扑可供选择，但本文讨论的APP应用程序仅涉及流水线体系结构。
典型的CMOS开关电容器ADC没有内部输入缓冲区。 因此，其功耗远远低于缓冲型ADC。 外部前端直接连接到ADC的内部开关电容器采样保持(SHA )电路，这带来两个问题。
首先，当ADC在采样和保持两种模式之间切换时，其输入阻抗随着频率和模式而改变。 第二，来自内部采样电容器和网络的电荷注入使得少量信号(与高频分量混合的信号)被反射到前端电路和输入信号中，如图1所示，并且连接到转换器的模拟输入端的元件(有源或无源)的设置
图1 )该图反映了内部采样电容的时域电荷注入(单端)与频域电荷注入的对比关系。
通常，在频率低情况下(100MHz )，这种转换器的输入阻抗非常高(几千左右)； 当频率超过200MHz时，差分输入阻抗将下降到约200。 输入阻抗的虚部，即电容性部分也是同样的，低频时的电容性阻抗相当高，高频时减小到约1-2pF。 “匹配”这一输入结构是非常困难的设计问题，特别是在频率超过100MHz的情况下。
输入端采用差分结构很重要，特别是在频域设计中。 差动前端设计更好地抑制电荷注入共模，有助于设计。
采用带输入缓冲器的转换器使设计变得容易。 但是，这种转换器的功耗很高，因为缓冲器必须设计成线性高，噪声特性低。 输入阻抗通常被定义为固定的差分R||C阻抗。 在晶体管级缓冲，低阻抗驱动转换过程，大大减少了电荷注入的尖峰和开关瞬变。
与开关电容型ADC不同，输入端子在转换过程的采样和保持阶段几乎没有变化。 因此，与无缓冲器型ADC相比，驱动电路的设计非常容易。 图2是缓冲器型和无缓冲器型ADC的内部采样保持电路的示意配置图。
图2 :无缓冲区(a )和有缓冲区(b )的高速流水线ADC采样&； 表示保持电路的比较。
虽然转换器可能很难选择，但由于目前大多数设计都要求降低功耗，因此设计人员往往采用无缓冲转换器。 线性指标比功耗更重要时，通常选择缓冲型转换器。 请注意，无论选择哪个转换器，APP应用程序的频率越高，前端设计就越困难。 选择缓冲型转换器并不能解决所有问题。 但是，在某些情况下，这可能会降低设计的复杂性。
转换器输入阻抗计算：测量方法
表面上看，这似乎非常麻烦，但实际上有几种测量转换器阻抗的方法。 技巧是使用网络分析器完成大部分琐事，但这样的设备可能价格不菲。 优点是，当前的网络分析器可以实现许多功能，如跟踪计算和取消嵌入。 对于阻抗转换等任务，可以直接回答，而无需使用外部软件。
测量转换器的阻抗需要两块电路板、一个网络分析器和一点“入侵”知识。 第一块板上焊接有ADC/DUT (被测器件)，为了提供偏压和时钟，还焊接有其他部件(图3a )。 第二块高速ADC评估板去除前端电路，仅流向转换器模拟输入端子的导线(图3b )。
图3 :测量ADC阻抗需要ADC评估板(a )，去除(a )前端)测量b )。
第二块板去除了拆下的前端电路的走线寄生效应。 为此，需要使用图3(b )所示的没有安装器件的电路裸板(图4 )。 然后，切断裸板，只留下前端电路布线进入ADC模拟输入端子的部分(图4b )。
图4 )为了消除剥离的前端电路的布线寄生效应，使用图3b所示的未焊锡裸板(a )。 该板的切割版只允许将前端电路的导线连接到ADC的模拟输入端子(b )。
必须在转换器针脚上安装连接器。 通常需要足够的铜来完成这项工作。 在这个阶段，我们将发挥创造力以确保连接器的牢固连接。 通常，ADC裸焊盘(epad )可用于将转换器本身连接到接地。 假设前端电路的两条差分布线相等对称，可以使用任一条布线。 该板用于实现“合格”测量，从最后焊接器件电路板的测量结果中减去前面的测量结果。
下一步是对切下的小裸板(图4b所示的第二张板)实施“通过”测量，测量S21 )图5 )。 此文件(touchstone格式或？ 以. S2P文件格式保存) )设备将成为一个取消嵌入文件，用于从焊接板上移除所有走线寄生效应。
图5 )去除了图4 ) b所示切割片前端电路的导线阻抗。
然后，以差分配置形成焊锡板(如图3b所示)
第一块板)连接到网络分析仪。应为该板提供电源和时钟，以确保能捕捉到测量过程中转换器内部前端设计的任何寄生变化。焊件板“上电”后，转换器看起来像是在典型应用中。在此测量中，将先前在切割裸板的各端口(各模拟输入走线)上测得的板寄生效应(图6)去掉。最终将从当前ADC测量结果中减去板寄生效应，仅在图中显示封装和内部前端阻抗(图7)。
图6： 这条曲线说明了没去掉前端电路寄生效应的ADC阻抗。
图7： 这条曲线说明了去掉前端电路寄生效应的ADC的阻抗。
转换器输入阻抗计算：数学方法
现在我们通过数学方法分析一下，看花在实验室测量上的时间是否值得。可对任何转换器的内部输入阻抗实施建模(图8)。该网络是表述跟踪模式下(即采样时)输入网络交流性能的一个良好模型。
图8： 跟踪模式(实施采样时)下，ADC内部输入网络的AC性能。
ADC internal input Z：ADC内部输入阻抗
通常，任何数据手册都会给出某种形式的静态差分输入阻抗、以及通过仿真获得的R||C值。本文所述方式所用的模型非常简单，目的是求出高度近似值并简化数学计算。否则，如果等效阻抗模型还包括采样时钟速率和占空比，那么很小的阻抗变化就可能使数学计算变得异常困难。
还应注意，这些值是ADC内部电路在跟踪模式下采样过程(即对信号进行实际采样)中的反映。在保持模式下，采样开关断开，输入前端电路与内部采样处理或缓冲器隔离。
推导该简单模型(图8)并求解实部和虚部：
Z0 = R， Z1 = 1/s C， s = j 2 π f， f = frequency
ZTOTAL = 1/(1/Z0 + 1/Z1) = 1/(1/R + s C) = 1/((1 + s R C)/R)) = R/(1 + s R C)
代换s并乘以共轭复数：
ZTOTAL = R/(1 + j 2 π f R C) = R/(1 + j 2 π f R C) ((1 – j 2 π f R C)/(1 – j 2 π f R C)) = (R –j 2 π f R2 C)/(1 + (2 π f R C)2)
求出“实部”(Real)和“虚部”(Imag)：
ZTOTAL = Real + j Imag = R/(1 + (2 π f R C)2) + j (–2 π f R2 C)/(1 + 2 π f R C)2)
Real = R/(1 + (2 π f R C)2) Imag = (–2 π f R2 C)/(1 + (2 π f R C)2)
这一数学模型与跟踪模式下的交流仿真非常吻合(图9和图10)。这个简单模型的主要误差源是阻抗在高频时的建立水平。注意，这些值一般是通过一系列仿真得出的，相当准确。
图9： 显示的是转换器输入阻抗曲线的“实部”部分，它比较了经测量、数学和仿真方法得到的结果。
图10： 显示的是转换器输入阻抗曲线的“虚部”部分，它比较了经测量、数学和仿真方法得到的结果。
现在讨论图9和图10所示的测量结果。所有三条曲线并不完全重合，但很接近，这是因为某些测量误差总是存在的，而且仿真可能并未考虑到转换器的所有封装寄生效应。因此，一定程度的不一致是正常的。尽管如此，这些曲线在形状和轮廓方面都很相似，相当近似地给出了转换器的阻抗特性。
注意，网络分析仪只能在其特征阻抗标准乘/除10倍的范围内提供可信的测量结果。如果网络分析仪的特征阻抗为50Ω，那么只能在5Ω到500Ω的范围内实现令人满意的测量。这也是数据手册中更愿意列出简单R||C值的原因之一。
ADC输入阻抗总结
了解转换器阻抗是信号链设计的一个重要内容。总之，若非真正需要，为什么要浪费大笔资金去购买昂贵的测试设备，或者费力去测量阻抗?不如使用数据手册提供的RC并联组合阻抗并稍加简单计算，这种获取转换器阻抗曲线的方法更快捷、更轻松。