另一方面，加法器举几个例子，要表示8位整数，简单地使用8个bit，即8个电路开关。 这两个8位整数的加法是两列八个开关。 加法运算得到的结果也是8位整数，所以还需要1列8位的开关。 要实现加法运算，我们来看看通过什么样的门电路，连接加法运算和被加数，最后得到期望的和。
加法器其实想用一种方法连接这三列开关
二、半加法器先看看半加法器是怎么构成的。 结构的基础由几个门电路组合而成，就像积木一样。 我们今天包含10亿电平晶体管的现代CPU就是这样一个个门电路组合起来的。 半加法器也不例外。 半加法器解决一位加法问题，用异或门计算一位，用逻辑门计算是否进位，用电路计算一位加法。 于是，我们打包了两个门，给它命名，叫半加法器！
具体电路如下。
co进位，s是加法和被加数之和！
三、全加法器半加法器可以解决一位的加法问题，但放在两位就不够了。 那么，全加法器是为了解决这个问题的。 两个全加法器加上一个或门构成一个全加法器。
第一个半加法器用与一位相加相同的方法，得到x和对应的两个数相加后的结果y是否进位这两个输出。 然后，将该相加后的结果y和加上一位的位数输出的进位信息u连接到另一个半加法器上，就可以得到另一个是否进位的信号v和对应的相加后的结果w。 如下图所示。
例如，计算8位二进制文件需要8个加法器。 把这8个全加法器连接起来就好了。 下面的S7、S6、S0是开头最下面8个开关的值
注意：对于全加法器，1位只需要使用一个半加法器，或者总是将全加法器的进位输入设置为0。 因为个位数没有从更右侧开始的进位。 从最左侧的位输出的进位信号指示加法是否溢出，而不是再前进一位
四.超前进位加法器由于全加法器串联，进位传递时会有很大的延迟，浪费了时间。 超前进位加法器是根据电路的复杂性来改变时间的。
先看看图吧。 应该一眼就能看出来
应该注意的是，进位传播和进位生成主要与输入的数据有关。 请看进位传播项pi和进位生成项gi。
如果将c1、c2、c3代入c4进行简化，则超前进位加法器可以直接制作从输入ao、a1、a2、a3、bo、b1、b2 .b3、co到输出S3、c4的关系，所以虽然高速，但同时电路也可以