mentor modelsim是业界最好的HDL语言模拟软件，提供易于使用的模拟环境，是业界唯一一个单核支持VHDL和Verilog混合模拟的仿真器。 采用直接优化的编译技术、Tcl/Tk技术和单内核仿真技术，编译速度快，编译代码与平台无关，IP核保护方便，个性化图形化为加快用户调试提供了有力的手段，是FPGA/ASIC设计的首选仿真软件。
软件的主要特点：
RTL和门级优化，本地编译结构，编译模拟速度快，跨平台跨版本模拟；
单核VHDL和Verilog混合模拟；
源代码模板和助手、项目管理；
配置文件、波形比较、代码覆盖、数据流通道、信号spy、虚拟对象虚拟对象、内存窗口、隔离窗口、源窗口显示信号值、信号条件中断
C和Tcl/Tk接口、c调试；
对系统的直接支持，与HDL的任意混合；
支持系统版本的设计功能；
系统级描述语言最全面的支持，系统验证、系统、PSL；
ASIC Sign off。
可以单独或同时进行行为、RTL级别和门级别的代码。
好了，开始教程。 试着用Modelsim模拟一个简单的2分频
好了，教程到此结束。 很简单吧？ 如果大家有什么问题或不明白的地方，请随时给我留言。 一起学习，一起进步吧。
最后，如果你有什么意见和建议，请给我发信息。 一起学习，一起进步吧。
如果需要完整的代码和设计文件，请在下面发送信息和私人信息。 看到后马上回信。
谢谢你！