笔记
理解对公式的理解
Si为和输出，用Ai、Bi和Ci相加
Ci 1为进位输出，3个数中，只要至少有2个1，就一定会进位。
知识点对于一位全加器（FA）
由于各级异或门延迟为3T，所以Si的时间延迟为6TCi 1的延迟时间为3t1t (一个或门或异门的时间延迟为1T，通常作为测量单位
3358www.Sina.com/各阶段的异或门延迟为3T，所以Si的时间延迟为6TCi 1的时间延迟为对于多位全加器.为什么减去3T？ 按理说应该是5T，但值得注意的是在全加器较多的情况下，进位需要逐级进位计算，而Ai和Bi则直接输入到各个全加器中。 因此，对于c来说，a，b (异或门的3T延迟时间)等待着c的进行。 所以可以扣除3T。