在电路系统设计中，高速电路设计的应用越来越广泛，当系统时钟频率达到120Mhz以上时，只能使用高速电路设计方法(差动走线)，否则传统方法设计的PCB无法工作。
关于高速信号的定义，互联网上有各种各样的说法。 例如：
频率大于50MHZ的信号；
需要考虑表皮效应的影响时的信号；
边缘时间小于100PS的信号；
上升时间小于6倍的信号的传输延迟。
什么是差分信号（Differential Signal）？
简而言之，驱动侧发送两个等值、反相的信号，接收侧通过比较这两个电压之差来判断是逻辑状态“1”还是“0”。 传输差动信号的一对配线称为差动线。
差分信号有什么优点？
由于1抗干扰能力强。条差动布线之间的耦合良好，所以在周围环境中存在噪声干扰的情况下，几乎同时耦合到两条布线，接收侧接收差动布线-的信号差分，所以能够完全抵消耦合到信号线的共模噪声。
由于2能有效抑制 EMI。条信号的极性相反，向外部发射的电磁场可以相互抵消，耦合越紧密，向外部发射的电磁能量也越少。
3时序定位精确。差动信号的开关变化处于2个信号的交点，与通常的单端信号不同，是在高低2个水平上进行判断的，因此，根据工艺的不同，温度的影响较少，能够减少定时误差，并且也适用于低振幅信号的电路
差分信号走线规范？
一般的差动对信号PCB的走线，要求等间隔、等间隔、接近、在同层减少通孔。 电缆线采用并行排线或双绞线。
等长：为了将两个差动信号定时保持为相反极性，减少共模成分； 两条差动线的间隔在全长上必须相同。 (等长范围为5mil，等长可以处理小波浪。 ）
等距：为了使两个差动阻抗一致，减少反射。 阻抗差随耦合程度而变化。 结合程度与走线间隔有关。
靠近：差动线彼此越靠近，电路面积越小，引线下的感应电流电路面积也越小，EMI控制越好。 差动配线的主要回流路径还是存在于地表面。
同层少过孔：不同层间的阻抗、通路引入共模噪声以降低差模传输的效果； 过孔多的话，有线路不连续的主要原因。
差分信号线网络标号常规命名？
一般来说，在设计电路图时，在熟悉的网络命名中，在差分信号的信号名称的末尾标记“”和“-”或“p”和“n”，以便通过命名可以清楚地识别差分信号。
几种常见的差分信号？
USB（Universal Serial Bus 通用串行总线）。
LVDS（Low Voltage Differential Signaling）。是一种低幅度的电流型差分信号技术。 应用于显示器。
http://www.Sina.com/http://www.Sina.com /