I2S有四个主要信号：
SCLK )串行时钟，也称为位时钟(BCLK )，它对应于数字音频的每个位数据，SCLK有一个脉冲。 slk频率=2采样频率采样位数LRCK :用于以帧时钟在左右通道数据之间切换。 lck频率=采样频率。 SDATA )串行数据是由二进制补码表示的音频数据MCLK (主时钟)，也称为系统时钟(Sys Clock )。 为了实现系统间的同步，MCLK的频率=256倍或384倍的采样频率。 随着技术的发展，在统一的I2S接口下，出现了几种不同的数据格式。 根据SDATA数据相对于LRCK和SCLK的位置，分为以下几类：
左对齐(I2S格式) (即飞利浦规定的格式)右对齐)日本格式，也称为普通格式。 这些格式的具体说明如下。
24位左对齐
24/16位I2S格式
在这样的标准I2S格式的信号中，无论有效数据有多少比特，数据的最高有效位总是出现在LRCK的变化，也就是一帧开始后的第2个SCLK脉冲上。 由此，可以使接收端和发送端的有效位数不同。 如果接收方可以处理的有效位数少于发送方，则可以丢弃数据帧中多余的低位数据；如果接收方可以处理的有效位数多于发送方，则可以自己填充剩下的位数。 这种同步机制便于数字音频设备的互连，消除了数据错位。
24位右对齐
20位右对齐
18位右对齐
16位右对齐
从上述数据格式图中可以看出：
左/右对齐格式时，LRCK为“1”表示正在传输左通道的数据，“0”表示正在传输右通道的数据。
对于标准的I2S格式，LRCK为“0”表示正在传输左通道的数据，而LRCK为“1”表示正在传输右通道的数据。
总的来说，为了保证数字音频信号的正确传输，发送端和接收端必须采用相同的数据形式和长度。 当然，在标准I2S格式中，数据长度也可以不同。