组合逻辑电路 一、组合逻辑电路的分析二、组合逻辑电路的设计设计组合逻辑电路需要注意的问题 三、组合逻辑电路中的竞争冒险产生原因消除方法 四、计算机体系结构涉及的组合逻辑电路编码器译码器/数据分配器数据选择器数值比较器算术运算电路 五、组合可编程逻辑器件（略）六、HDL描述组合逻辑电路（略）
一、组合逻辑电路的分析
组合逻辑电路的特征为：
输入输出之间没有反馈延迟通路不含记忆单元在任何时刻，电路的输出只取决于同一时刻的输入状态而与电路原本状态无关。分析组合逻辑电路，判断其实现的逻辑功能，一般步骤如下：
由电路图写出各输出端逻辑表达式化简表达式列写真值表根据表达式、真值表，分析确定最终功能分析两个电路加深概念，如下所示：
设计组合逻辑电路，实现实际逻辑功能，一般步骤如下：
根据实际逻辑问题，抽象出输入输出变量，并定义逻辑状态的含义根据逻辑描述列写真值表化简求解出逻辑表达式绘制组合逻辑电路下面举一个例子：
三、组合逻辑电路中的竞争冒险 产生原因
有时候也会利用这种特征，构成脉冲触发器电路
消除方法
如何用两片8-3优先编码器组成16-4编码器呢？
8-3优先编码器的真值表如下
构成的了以下16-4优先编码器，自行分析工作原理。
3-8地址译码器的逻辑图如下：
使用译码器，需要掌握以下知识点：
1、地址线的扩展
原本只有3根地址总线，现在扩展成5根地址线，使用3-8译码器和2-4译码器扩展地址，如下所示：
2、使用译码器实现任意逻辑函数
3、译码器不只是只有地址功能，还可以将一种编码转换成另一种编码，例如数码显示译码器
4、使用译码器构成数据分配器（数据分配器是指将数据总线上的公共数据送到指定信号线上去）
与数据分配器是反着的，数据选择器是将多个通道中的数据分时传送到公共的数据通道上去的。
2-1数据选择器知道了数据选择器的概念之后，需要掌握以下使用方法：
如何设计数据选择器
地址码译码成选择线，对对应地址的数据线相与，最后全部相或，接到数据总线上。
如何用已有的数据选择器扩展
数据选择器实现逻辑函数
将逻辑函数的每一个最小项看成是一个地址，将对应地址的数据置1。下面这个例题的第2问可以先补全成最小项的形式，然后A、B、C三根地址线。
数据选择器构成查找表LUT
数据选择器将不同外设的数据分时传递到数据总线上，数据分配器将数据总线上的数据送至CPU指定的位置中去
数据选择器的扩展
位的扩展。数据总线上的数据不是一位的，选择了外设地址后，要将多位的数据传递到数据总线上。
2. 字的扩展。当外设增多时，外设地址需要扩展。
什么是数值比较器？对两个位数一样的数字进行比较，以判断其大小的逻辑电路。
一位数值比较器
2. 两位数值比较器
两种设计方法：
掌握集成比较器的位数扩展 4位集成比较器如下所示。
2.组成16位串行数值比较器（原理就是高位不相同时，只由高位比较结果决定，高位相同时才比较低位，依次类推）
3. 组成16位并行数值比较器
算术运算电路
半加器：两个一位二进制数相加时，不考虑低位来的进位加法
全加器：考虑低位的进位信号。（通过真值表绘制出组合逻辑图）
全加器的位扩展
串行进位加法器2.超前进位加法器。设计思想是：高位的进位信号不是由低位进位信号和本位加数/被加数产生，高位的进位信号直接由所有低位的加数/被加数构成的组合逻辑电路产生，这样就不用等待低位进位信号产生了
超前进位加法器的位扩展
减法器（没搞懂）
不是本文重点，忽略之。
六、HDL描述组合逻辑电路（略）不是本文重点，忽略之。