老版合成器即分立元件搭成的早已被PLL所替代，关于PLL可见https://blog.csdn.net/pxy198831/article/details/88732141
不过作为学习电路图还是可以研究一下的
合成器
1.合成器简介
合成器用于产生混频器的输入频率，频率范围107.3MHz~133.3MHz。
调谐步进宽度（即频道间隔）12.5KHz或10KHz。从12.5KHz到10KHz的转换由一个内部跳线来完成（Model 04）。
频率由压控振荡器（VCO）产生，它（VCO）的输出信号分别经过一个缓冲级送到混频器和一个可变分频器。
分频器由一个双模预分频器、一个除N分频器和一个除A分频器组成。
双模预分频器将VCO信号除以80或81。它的输出频率是分频器N和A的时钟频率。
分频器每次计数完毕后就会产生一个短的脉冲，从而再启动一个新的分频过程。分频器所有的输出脉冲都在相位比较器与参考频率作比较以确定相位和频率偏差。
参考频率源自晶体振荡器的频率，并经过了分频处理。晶振决定了这个单元的频率精确度。
如果当前可能存在相位和频率偏差，相位比较器就会产生校准脉冲。后者在环路滤波器（一种特殊的低通滤波器）中加到了一个直流电压上。这个电压是控制信号，用于将VCO设置到正确的频率上。
2.压控振荡器（VCO: Voltage-controlled Oscillator）
压控振荡器由有源元件三极管V7和由L4、C31、C32、C36和V8组成的谐振电路组成。
这个电路由三极管V7的射极经电容电压分配器（由C33和C34组成）连接到线路中。调谐电压经过由R45、R46、C28和L3组成的滤波器送到变容二极管V8。
变容二极管的容量范围足以补偿电路的任何温度偏差和老化。
谐振频率的粗调谐由电容C31完成。它可以很好地抑制掉VCO边带上的噪声。
缓冲级V1、V2和V5、V6能确保VCO与它后面所有级之间的去耦都非常平滑。这两个缓冲级都连接成共射共基 放大器，因为共射共基放大器能将所有的反馈影响保持在一个绝对最小值。缓冲级V5、V6的信号送到混频器U4，另一个缓冲级V1、V2的信号送到双模预分频器。
3.除A分频器
除A分频器由两个计数器D7和D8组成，它控制着预分频器U2的分频比。
二进制计数器的时钟输入端D7.14和D8.14并行连接。两计数器都是下行计数器（触点5位于高电平），数值由开关S2设置的二进制值预置（触点11在计数周期开始时处于低电平）。
通过将D8的时钟输出Ripple(D8.13，RC)与D7的时钟输入Enable(D7.4,CE)相连，计数器D8就会每过一个脉冲计一次数；计数器D7每七个脉冲计一次数。
两计数器一归零，它们的输出端TC（D7.12和D8.12）就会变成高电平。与门D9的输出端（D9B.6）也会变成高电平。这样，D8就会被禁止，预分频器U2的分频比就会从81/1切换至80/1。一个计数周期一结束，D7和D8就会被禁止，预分频器就会除以80。
4.除N分频器
除N分频器由十进制计数器D4~D6组成。它决定了预分频器任何一个计数周期的脉冲数目。
此外，除N分频器还决定了来自于预分频器的总的脉冲数目。除A分频器决定了要被预分频器更高分频比分频的脉冲数目。
所以，合成器的分频比就由以下几个条件决定：
N=每个计数周期的脉冲数目（除Ｎ分频器的值）A=除A分频器的值U=预分频器两个分频比中较小的一个注：分频比=(N-A)*U+A*(U+1)
计数周期一结束，除A和除N分频器的所有计数器都会载入由开关设置的值。计数器D4~D6都是十进制计数器。时钟输入端（触点14）都是并行连接。
通过将时钟输出Ripple(触点13)与其后计数器的时钟输入Enable(触点4)相连，计数器D6就会每过一个脉冲计一次数；计数器D7每过十个脉冲计一次数，D8每一百个脉冲计一次数。
一旦所有计数器都已归零，它们的输出TC（12）就会变成高电平。与门D9的输出端（D9A.6）也会变成高电平。其后三极管的集电极也变成了低电平。这样，所有计数器都恢复到了它们的预置值。同时，相位比较器U3就被激活了。
5. 鉴相/鉴频器和环路滤波器
参考振荡器B1分频后的信号（12.5KHz）送到相位比较器U3.1，下分频（down-divided）VCO信号送到输入端U3.3。
鉴相/鉴频器U3比较这两个信号。任何频率差和相位差的缺失都会使输出端U1(Up增)和D1(Down减)在中继（repeat）频率12.5KHz处产生窄的低脉冲。
但是，由于存在相位差，脉冲宽度（脉宽）会随着相位差的变化而成比例的变化。正相位差时，输出端U1（Up）脉宽增加;负相位差时，输出端D1(Down)脉宽增加。这些脉冲都送入微分放大器（由三极管Ｖ9~V12组成）的输入端。
如果相位重合，输出信号PDOUT的电平就大约为6VDC。对于正相位差来说，这个电压会被高脉冲叠加；对于负相位差来说，这个电压会被低脉冲叠加。
信号PDOUT均值用来驱动积分器N1的输入端N1.2。积分器的输出信号一方面经有源滤波器N2和RC滤波器（R12~R16和C9~C12）作为调谐电压送到VCO的变容二极管（即V8），另一方面还送到窗口比较器，用于产生信号TSYNTH和指示合成器的状态。
6.成器的监控
信号从积分器输出端N1.6出来，经跳线X79（变成信号OSC.TEST）和RC低通滤波器（R30、C20）送到阻抗变换器N3D，它的输出端（N3D.14）控制着窗口比较器。窗口比较器由运放N3A、N3B和N3C组成。
这三个运放都用作比较器。N3A和N3B用作反相比较器，N3C用作同相比较器。
三个比较器的参考电压由电压分配器（R49、R27和R28）产生。比较器N3A的输出端用一个低电平来禁止比较器N3B。三个比较器的输出用于驱动发光二极管H3~H5。每次只有一个发光二极管会亮。
输出端N3B.7还用于控制三极管V3。信号TSYNTH从集电极抽头而出。VCO的调谐电压必须由微调电容V8调整以便使得合成器一锁定，发光二极管H4就会发光（绿）。
频率变化后，借助于跳线X130 ，绿色显示区域就会变小以便精确调整。
7. 参考频率的生成
用于相位比较器U3的参考频率来源于5MHz晶体振荡器。5MHz晶体振荡器基本上由倒相器D2C和晶振B1组成。
负反馈由电阻R73和R74完成。决定频率的晶振与电阻R74串联。借由微调电容C53，晶振能够调整到它的标称频率。
输出信号经倒相器D2B和D2A去耦，然后加到计数器D1B(74HC390)的输入端。集成电路74HC390包括两个4位（bit）十进制计数器。每个计数器都由一个1:2分频器和一个1:5分频器组成。所有分频器的输出都是外部走线（externally route）,以使每个分频比都尽可能达到1/10。
集成块中的两个分频器串联连接，这就使得分频比可以达到1/100。信号在输出端D1B.10上除5（1MHz）,在输出端D1B.13上除2（2.5MHz）。后者接着由分频器D1A再次除2（1.25MHz）。
D1A.3上的1.25MHz信号或者是来自分频器D1B的2.5MHz信号还可以被转接至另外一个分频器D3B。在X9合适的触点上加上跳线后这一功能就被选通了。