说明
数字钟是由数字集成电路组成，具有数字显示特点的现代计数器，与传统的机械表相比，由于没有准确的行走、直观的显示、机械的磨损等，被广泛应用于车站、码头、商店等公共场所。 这是因为现在数字电子钟表的设计主要使用计数器等集成电路构成，使用的集成电路很多。 连在一起很难读。 本文采用分层电路设计，将各单元电路设计成分层电路。 这样，各单元电路和整体电路连接一目了然，美观易读，也有利于团队设计。 各级电路是独立的电路，因此容易独立设计和修改。
1设计任务
)1)电子表能够显示“时”、“分”、“秒”
)2)能够实现相对于“时”、“分”、“秒”的学校时间。
2单元整体框图
数字钟主要由秒信号发生器、“时、分、秒”计数器、解码显示器、对时电路等组成。 秒信号发生器主要由晶体振荡器或555振荡器分频得到； 秒、分都是60进制，所以由60进制计数器构成； 时由24进制，即24进制计数器构成； 显示部分由解码和数字显示构成； 对时电路由门电路和开关等构成。 单元整体的框图如图1所示。
3各部分电路设计
3.1秒、分、时计数器
秒、分计数采用60进制计数器，时采用24进制计数器。 它们都是8个BCD码输出、1个进位输出和1个时钟脉冲输入。 设计分层电路时，可以设计为1个输入端子、9个输出端子。 在Multisim仿真软件中，运行Place/New Hierachical Block命令，在FiIe Name Of Hierachical Block中填写想要设计的电路名称，例如“60进制计数器”等，然后进行必要的单击“确定”。双击以获得图3所示的窗口，然后单击Edit HB/SC设计其内部电路。 修改时，也请执行上述步骤。
因此，使用4518的十进制计数器来设计60进制和24进制的计数器，并将计数器的内部电路分别示于图4、图5中。
3.2校准电路
用同样的方法设计校准电路的分层电路时，设计为6个输入端口、3个输出端口，其内部电路如图6所示。 为了便于使用，外接对准开关。
对时电路的工作过程如图7所示，正常工作时，J3开路，J1、J2闭合，秒脉冲进入计数器。 需要修正秒时，关闭J3直到所需的数字，然后断开。 需要分校时机，在J3闭合的情况下，断开J2，当秒脉冲进入分钟计时时，分钟计数器快速计数，直到显示的时间达到需要的数字，关闭J2； 同样，可以根据时间进行校正。
4整机电路设置调整
在Multisim中，可以运行Place/Hierachical Block命令以找到存储的分层块，单击它将显示在电路模板中，并在库中找到信号发生器和数字显示器在本例中，可以使用现成的信号发生器将信号频率设置为较高的频率，以便快速进行调整。 数字显示器直接采用16位数字显示管，但在本例中不会出现大于9的数字，即使最初可能出现，也可以通过对时电路快速调节到所需的数字。
各电路布线后，为了顺利工作，可以对每个层的块进行功能测试。 将信号发生器分别连接到60进制和24进制计数器分层块，并在其输出上连接数码管或示波器，看其功能能否完成。 对该校正电路，连接整机电路后，根据校正电路所说的工作方式，看能否进行时、分、秒的校正。 本例各模块均可完成其功能，连接整机电路，完成所需功能，因此本例数字电子表满足设计任务。
五结
采用分层电路设计方法，设计了数字电子表，很好地完成了该电路的设计任务。 电路整体连接美观，各部分电路功能清晰，易于理解整体电路的结构、工作原理等。 虽然数字电路和许多其他课程都涉及复杂的电路设计，但采用分层电路设计方法，电路更容易理解，团队合作也更容易，可以协同进行设计工作，因此分层电路设计方法广泛应用于大型复杂的电气、道路系统设计中。
责任编辑； zl
打开APP阅读更多精彩内容
点击阅读全文