首页 > 编程知识 正文

数字电子时钟实训报告(电子时钟课程设计报告)

时间:2023-05-05 11:27:11 阅读:68192 作者:1746

《数字电子时钟电路设计实训报告》可供会员共享,在线阅读。 更多相关《数字电子时钟电路设计实训报告(18页珍藏版)》请在人人文库网搜索。

1、电子技术综合实训I设计主题:钟表电路设计所属系:电气与电子工程专业:学号:姓名:魅力花生:完工日期: 2013年1月10日目录一、目的与要求3二、设计框图3三、方案选择与论证41、时钟脉冲电路2、计数解码电路3、校时时钟脉冲电路2、计数解码电路3、时分电路4、数字显示电路7、焊接与安装10、调试与故障分析11、实训总结12十、附录:元件功能说明137、目的与要求:1 .实现时、分、秒计时实时00: 00: 00到IJ 23: 59: 59的显示时间; 3 .扩大。

2、展示部分:手动进行“时”、“分”的校正。设计框图三、方案选择与论证1、时钟脉冲发生电路设计:方案一:由晶体振荡器、1速CD4060和CD4027组成。 CD4060是带振荡驱动的14级二进制分频电路,在P10、P11上外置石英振动。 不使用P12复位脚接地。 P8、P16为电源引脚。 P3为Q14,也就是14次分频输出,为16384。 对于振荡频率32768,这里输出频率2Hz。 CD4027是双JK触发器。 P3是时钟输入端子。 P5、P6在j、k侧与Vdd连接。 P4、P7为复位、设定端,未接地。 P8、P16为电源引脚。 P1为q输出,对P3的输入进行2分频,得到1Hz的信号输出。 电路原理图如下。 VCC,5V。

3、用户界面;R1蛰一BI3 L-VW-IS TRI,其中R1=22KR2=62K电容器C1=10uF脉冲周期T=0.7(R12 ) C33601s方式是使用晶体振荡器经由分频电路产生1hz脉冲的方式芯片多电路相对复杂的方案2可以采用555定时器简单实现,脉冲能够满足本实验的要求,所以选择方案2作为时钟发生电路2、计数、解码部分的设计方案1。 由741s90芯片、741s08芯片及741s247芯片构成计数解码部分端口,111(30o0u3)说明:时针、分针、秒针部分均为同一电路,故时针、时针、秒针部分。

4、方案二:由741s390芯片、741s08芯片及CD4511芯片构成计数解码部分3 * 511 k-U4 * 611 volta OS/u 11 a 74 hczeou1: b7hczeou1: b7hczeq方案的比较与选择:这两种方案中部分芯片驱动后者共阴极数字管只影响数字管的选择,741s30和741s390功能比较相似,但741s390是双4位10进制,在该电路中两个解码器可以是一个741s390芯片,电路中的3、校准时的比较部分设计校准电路,用秒信号代替分计数信号。

5、为了高速进行分钟或时计数,校准电路实质上是数字信号的切换开关。 因此,CoC*超信号b方式之一是简单的手动开关电路,在通常动作时s指a,在需要校准时按s,将指b的秒信号作为分或时的计数信号,这样的电路虽然时分简单, 开关通断产生随机机械抖动的方案2由3个与非门和基本RS触发器组成,基本RS触发器可以完全消除开关的机械抖动,是最佳的校准电路。 当然,电路比较复杂。 与这两个方案相比,方案1简单,但误差大,方案2稍微复杂,但能够实现良好的校正功能,能够利用741。

用6,s00芯片和741s51实现。 因此,方案二四、实训器材1、定时器NE5551块2、双4位十进制计数器74LS3903块3. 2-3/2-2输入端双与门74LS511块4、 与非门2输入端四与非门74LS001块2输入端四与非门74 LS081块5 .选择5. BCD-7级解码器CD45551的LED6块7、电阻数10k4、22k1、62k1、8、电容器按上开关2块10,稳压电源5V光纤,电路原理图74ls 08 ooooooogabcdtbeaaabbcddeeffggu 17u 16 abbqcdflfgg

7、U15aA准备? GU12CD4511-GNDU474ls390(3) u11a b c DCD 451174 ls 08 ru 474 ls 390 (3)3)的托架u3b 74 ls 51 ooooooooabcdtbeu 10 CD 4511 JC, u574ls390(2)现在RleT时钟HCHGO OO O OO OU9CD4511a bc d tb E,1.1 * iVCC5V山GND74LS08U574LS390(2)2) 1时钟U2 c 74 ls 00 a1 ore lvcc 5v TV cc 5

8、u674ls390(1) AB C D|T |B |EbB CCDD

1 ff gGOOOOOOOA BC D L B EU6 74LS390(1)GNDVCC5VF二 GNDVCC秒的进位5V时钟脉冲六、设计说明4、1、时钟脉冲电路如图:13VCC 5V_ :R1VW湖一L-WV:62kiVCC DI5 1TS -TRI1 %其中 R1=22KOTTR2=62K电容 C1=10uF脉冲周期 T =0.7(Ri 2R2)C : 1S2、计数译码电路:1U4 S11 PAC MF DIL 诲 UKIDFIL&4S1I1 JJIEIF TOLTAQ&ar“心网RIIR如上图所示,741s390连接成。

9、十进制计数器时 Q0端和CKB相连,右边部分是秒钟的 个位计数显示,CKA端接收脉冲信号计数,当个位满十向十位进一,故将左边部分计数输 入端与右边Q3相连。当十位满六,即十位部分输出端Q0、Q1、Q2、Q3分别为0101时,Q1、Q2输出为高电平,通过与门电路,与门输出端也为高电平,将高电平信号输入到清 零端MR ,上述整个过程实现六十进制计数。同理,分针部分与时针部分进位原理基本相同,不同的是时针部分为二十四进制,与 门输入端连接个位和十位计数器的Q1、Q2,输出端连接清零端使之清零,实现二十四进制计数。3、校时电路:方宴二当拨动开关S拨向A时,U1的输入端1为低电平,输出端也为高电平,即 。

10、u3的输入 端为高电平,同时U2的输入点都为高电平,u3的输入端4为低电平,所以U3的输出端6 的信号通过秒钟进位信号 CO控制,与输入端5的秒信号无关,实现正常计时进位功能。当开关S拨向B时,U1的输入端2为高电平,与门 U1的输出端为低电平,与门 U2 的输入端2为低电平,输出端 3为高电平,所以U3的输出端6的信号通过脉冲发生电路 的秒信号控制,与秒钟部分进位信号CO无关,实现自动校时功能。当校时完成后将开关拨向A ,实现正常计时。时校时部分原理与分部分原理相同,故不重复说明4、数码显示:七段共阴极数码管与译码器相连接,中间加上限流电阻起保护作用。七、焊接与安装1、焊接前注意分析合理布线。

11、,尽量少跨线焊接,焊接不能用焊锡代替导线,容易造成虚2、焊接时导线的裸线部分不要露在板的上面,以防短路。导线要插入金属孔中央。3、按照原理图接线时首先确保可靠的电源和接地。4、安装过程中注意芯片引脚正确,插入芯片必须慢慢小心,以免弄断引脚,拔出芯片 时必须使用镣子轻轻拔八、调试与故障分析1、脉冲时钟电路调试: 焊接好555芯片部分,8号引脚和1号引脚分别接5V电源和接地,3号引脚接示波器,调整示波器,得到矩形波则时钟部分正确,反之则有误,检查电路,直到得到正确波形。2、时间显示部分调试:焊接完成后接5V电源。秒钟实现从0059的循环跳动,每循环一次分针部分进位,实现 00-59的循环,分针部分。

12、循环一次则时针部分进位,实现从0024的循环跳动。故障及分析:脉冲时钟输出波形混乱, 经检查发现极性电容极性接反,经改正之后波形正常输出。时钟显示部分出现数码管部分无法显示、计数进位不正常等问题,经检查发 现是部分电路出现焊接短路和接触不良等情况。用万用表检查检测经过改正之后电路正常工作九、实训总结通过本次对数字时钟的设计,让我们更进一步的了解了电路设计的基本步骤和数字时 钟的工作原理以及性能指标。也了解到了关于数字时钟原理与设计理念,同时让我们认识 到此次设计电路中所存在的问题,要通过不断地努力去解决这些问题。在解决设计问题的 时候自己实际动手,对设计电路有更深刻的体会。在连接六进制,十进制。

13、,六十进制的进位及二十四进制的接法中,要求熟悉逻辑电路 及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了,在连 接线路时就要求非常认真,要清楚了解各个连接点之间的关系吗,这样才能在实际焊接过 程中得心应手,取得事半功倍的效果。在设计电路的连接图中出错的主要原因是跳线漏焊以及器件焊反引起的,有时要找很长时间,才能解决。我们在计算机前找资料,又在实验室验证,最后到交作品,答辩,这个过程艰苦而快乐。经过一周的艰苦奋斗,终于完成了数字时钟的设计任务,并调试成功。对此我感到自豪,在以后的学习中我将会更加努力的完成各项任务。十、附录:元件功能说明1、555定时器VC放电端引控制端输。

14、出端2、741s390电源 2cA 2Qk 2Ce 2Qb 2Qc 2gi112|3|4 5|6 I78ICa Rv 10Alee IQb 10c 1。口 地 74LS390引脚图3、741s5114c(Vc B F E D Yn n n n n n n1A2A2B2c2D2YNDG6、 741s0816逻辑表达式Y =AB CDY = ABC DEF4、CD4511Vcc f S a b c d ei_i f r il16 15 14 13 12 H 10 9) CD451L 1Z 3 456T0I1 I IIIIAL A2 ET BI LE A3 M GND 使用说明:CT、BI接高电平,LE接地5、74LS00 资料逻辑表达式:Y = ABIA IB1Y 2A2B 2YGND142133 124 XII5 106 97 8 vcc 34B口 4A2I4Y 3B 3A 3Y逻辑表达式:Y = AB2.54X4=tDd6引脚分布:正面逆时针数依灵巧的芒果,人入4、5,*人队八1018。

版权声明:该文观点仅代表作者本人。处理文章:请发送邮件至 三1五14八八95#扣扣.com 举报,一经查实,本站将立刻删除。