带通滤波器电路图设计（一）传统的带通滤波器设计方法包括许多复杂的理论分析和计算。 针对上述缺点，介绍了用EDA软件设计带通滤波器的方案，详细阐述了用FilterPro软件设计有源带通滤波电路的步骤，然后对用Proteus设计的滤波器进行仿真分析和测试测试结果表明，用该方法设计的带通滤波器性能稳定。 设计难度低等优点也为滤波器的设计提供了新思路。
带通滤波器是仅使特定频率通过同时有效抑制剩馀频率的信号的电路。 它对信号具有选择性，因此被广泛应用于当今的电子设计中。 但是，由于带通滤波器种类繁多，各类型的设计差异也很大，传统的滤波器设计方法不可避免地需要大量的理论计算和分析，不仅浪费了宝贵的时间，而且提高了电路的设计门槛。 为了解决这些弊端，本文介绍了一种基于滤波器pro和Proteus相结合的有源带通滤波器的设计方案，随着EDA技术的发展，该方法的优越性也将越来越明显。
图1使用理想运算放大器的带通滤波器
电路图如图1所示。 然后，可以在Proteus中构建电路进行模拟分析，但如上所述，由于存在用于生成滤波器pro的滤波器中的运算放大器的理想运算放大器的模型，所以在模拟时，使用理想运算放大器
图2实际构建的滤波电路
中放电设计选择TI产品典型的通用双放电LM358，LM358包括两个高增益、独立、内部频率补偿的双放电，适用于电压范围宽的单电源，且也适用于双电源工作方式，在特点方面有低输入偏置电流、低输入失调电压和失调电流单电源供电电压3-32V，双电源供电1.5-16V，单位增益带宽1MHz，适合一般带通滤波器的设计，同时具有低功耗的功能。 对于设计阶相对较高的带通滤波器，选择TI的4行程LM324即可，其性能与LM358大致相同，能够应用于节省空间。 针对运算放大器的要求，该设计可以不是特别高，只要运算放大器的频率满足低通的截止频率即可，在要求精度的情况下，首先选择运算放大器的供电电压足够稳定，或者TLC274A这样的精密运算放大器
ybq带通滤波器的幅度响应在通带中具有最平坦的幅度特性，但从通带到阻带的衰减较慢，对通带的要求稍高时可以增加阶数来实现，否则选择切比雪夫滤波器电路。
如下图所示，讨论由二阶低通滤波器和二阶高通滤波器构成的四阶带通滤波器这两种带通滤波器的设计。
图34阶带通滤波器
参数选择与计算：对于低通滤波器设计，容量通常为1000pF，对于高通滤波器的设计，容量通常为0.1uF，根据式R=1/2fc计算出与容量组合的电阻值，即该图的R2 运算放大器同相输入端子和反相输入端子的对地间的直流电阻尽量相等，且ybq滤波器次数和增益存在一定的关系(参照表1 )，根据这两个条件，r5=r4*r5/(r4r5)、r5=r4(a-1 )
表1ybq低通、高通电路的次数与增益的关系
第二种是仅使用一个放大区间的二阶有源带通滤波器，如下图所示。
图4二阶带通滤波器
将带通滤波器电路图设计（二）图1所示带通滤波电路的振幅响应与高通滤波器、低通滤波电路的振幅响应进行比较，低通滤波电路和高通滤波电路串联连接时，如图2所示， 可知低通滤波电路截止角频率WH大于高通滤波电路的截止角频率WL，能够构成两者复盖的通带为一个的带通滤波电路
它是通带频率范围为100HZ-10KHZ的带通滤波器电路，设计为通带内的单位增益。 根据题意，在频率较低的f=10HZ时，幅度响应至少衰减26dB。 当频率高f=100KHZ时，振幅响应需要衰减16dB以上。 因此，选择一个二阶高通滤波电路的截止频率fH=10KHZ、一个二阶低通滤波电路的fL=100HZ，有源元件选择运算放大器LF142，将这两个滤波电路串联连接，如图所示，则
从ybq低通、高通电路次数n和增益的关系可知，Avf1=1.586，因此，2级串联的带通滤波电路的通带电压增益(AVF1(2=) 1.586 )2=2.515是必要的通带增益
选择元件参数的选择和计算零件时，必须考虑零件参数误差对传递函数的影响。 现在，规定选择电阻值的允许差为1%，电容值的允许差为5%。 由于每个电路包含几个电阻器和两个电容器，预计实际截止频率将存在较大的误差(可能为10% )。 为了确认100Hz和10kHz下衰减为3dB以下
.现以额定截止频率90Hz和1kHz进行设计。前已指出，在运放电路中的电阻不宜选择过大或较小。一般为几千欧至几十千欧较合适。因此，选择低通级电路的电容值为1000pF，高通级电路的电容值为0.1μF，然后由式RCWC1可计算出精确的电阻值。
对于低通级由于已知c=1000pF和fh=11kHz，由式RCWC1算得R3=14.47kΩ，先选择标准电阻值R3=14.0kΩ。对于高通级可做同样的计算。由于已知C=0.1μF和fL=90Hz，可求出R7=R8≈18kΩ。
考虑到已知Avf1=1.586，同时尽量要使运放同相输入端和反相输入端对地的直流电阻基本相等，现选择R5=68k，R10=82k，由此可算出R4=（Avf1-1）R5≈39.8k，R9=（Avf1-1）R10≈48k，其容差为1％。
设计完成的电路如图所示。信号源vI通过R1和R2进行衰减，它的戴维宁电阻是R1和R2的并联值，这个电阻应当等于低通级电阻R3（=14k）。因此，有
由于整个滤波电路通带增益是电压分压器比值和滤波器部分增益的乘积，且应等于单位增益，
联解式和，并选择容差为1％的额定电阻值，得R1=35.7kΩ和R2=23.2kΩ。
带通滤波器电路图设计（三）实用的带通滤波器电路原理图
该电路在负反馈支路上是一个带阻滤波齐器，以使其只允许通过被反馈支路阻断的频率信号。