串行加法器和并行加法器
Till now，wehavealreadyread (inthepreviousarticles ) aboutdesigningandusesofthebasicformofaddersadsubtractorsssuchashalfader Full Adder，Half Subtractor，andfullsubtractor.in this article，wearegoingtolearnaboutthemoreadvancedconceptofadddersandsubtractor
到目前为止，我已经阅读了加法器和减法器的基本格式的设计和使用，包括Half Adder、Full Adder、Half Subtractor和Full Subtractor。 本文利用框图和逻辑电路图学习加法器和减法器的更高级概念及其设计和使用。
并行二进制加法器As、we already know、 afulladderwasusedtoaddtwo1- bitbinarynumbersandtheadditionalcarrybit (CIN to add two n-bit binary numbers， willrequiren-numberoffulladders.theadditionoflsbbitscanbedonebyusinganyofhalf-adderorafull-adderwithcinterminalgrounalgrounanatounal-ananananal rs， weuseafull-adderattheleastsignificantstagealsotofacilitatecascading.the carry-outofeachfull-adderattheleasococonectedtothecacacadtill r-order.aparalleladderisusedtoaddtwonumbersinparallelformandtoproducethesumbitsasparalleloutput in two numbers，oneisadendendendard
众所周知，将两个1位2进制数和另一个进位(C in )相加使用了全加法器。 但是，添加两个n位二进制数需要n个完全加法器。 虽然LSB位的相加可通过在端子接地时使用半加法器或全加法器来完成，但在实际的并行加法器中，在最低有效级中使用全加法器也有助于级联。 每个全加法器的进位还连接到更高一级的下一个全加法器的进位。 并行加法器用于以并行形式将两个数字相加，以生成总比特作为并行输出。 两个数字中，一个是加法运算，另一个是加法运算，两者都被并行相加来合计。
two n1-bitbinarynumberaandboftheform，
两个n 1位二进制数a和b的形式，
a : Anan-1an-2 . a3 a2a 1a0(augend ) b:bnbn-1bn-2.B3B2B1B0) addend ) can be added as，
中选择所需的墙类型
blockdiagramandlogiccircuitdiagramofaparallelbinaryaddercanbegivenas，
并行二进制加法器的框图和逻辑电路图可以表示如下。
4位二进制加法器(4位二进制adder ) From the above-provided logic，we need4fulladdersconnectedtogethertoadd4- bitbinarynumbers.
根据上述逻辑，需要连接4个全加法器来添加4位二进制数。 对于格式为4和2的二进制数a和b，
a : a3 a2 a1 A0 and b : B3 B2 B1 B0，its sum can be obtained as，
A: A 3 A 2 A 1 A 0和B: B 3 B 2 B 1 B 0，其总和为，
blockdiagramandlogiccircuitdiagramofa4- bitbinaryaddercanbegivenas，
4位二进制加法器的框图和逻辑电路图可以表示如下。
4位二进制减法器(4位二进制支持或) wealreadyknowthattwonumbersa (minuend ) andb (canbesubtractedusing2scomplemend ) canbend
已知可以用2s补数法减去两个数字a (被减数)和b (被减数)，其中，
ab=a2 scomplementofb=a1 scomplementofb1thus，4-bitbinarynumbersaandbcansubtractas，
因此，能够减去4位二进制数a和b，
andthelogiccircuitforthesamecanbedrawnas，
逻辑电路可以描绘如下
parallel adder/subtractorusingasinglecircuitcanbealsodesignedusingamodbit (m，wheremodbitmdecideswhetherthecircuitwilllactastasiod thenthecircuitactsasanadderandwhenm=1，thenthecircuitactsasasubtractor.thecircuitforthesamecanbedrawnas，
也可以使用Mod位(m )来设计使用单个电路的并行加法器/减法器。 其中，Mod位m决定电路是用作加法器还是减法器。 当M=0时，电路用作加法器，而当M=1时，电路用作减法器。 同一电路，
When M=0，output=a3 a2 a1 A0 B3 B2 B1 B0 CIN [ since，A0=A]=A3A2A1A0B2B0=ABthus，circuit acts as a 4-bit binary adder
因此，电路用作4位二进制加法器。
When M=1，output=a3 a2a 1a0B3 b1b0CIN=a3 a2a 1a0B3 b1b 01=ab1=ab thus，circuitactsasa4- bitbinarysubtractor
因此，电路作为4位二进制减法器发挥作用
3:https://www.include help.com/basics/n-bit-parallel-adders-4-bit-binary-adder-and-subtract or.ASP PPP
串行加法器和并行加法器