数字电路计数器论文(【swjtu】数字电路实验3_1位十进制计数器)

一、 实验目的 1，学习Verilog HDL的基本时序电路设计。 2、学习使用数码管。 3、加强Verilog HDL分层文件设计。 设计二、 实验内容 位十进制可逆计数、解码和显示电路。 1 .基本功能及指标要求(1)控制信号upd==1