@[TOC]全加法器和行波进位加法器的延迟时间
理解全加法器和行波进位加法器的延迟时间是第一次写博客。 如果有写不好的人请告诉我。
延迟时间的本质是寻找最长的传输路径。
首先，要知道一级门(如门或门、与非门等)是T、异或门3T。
S i为3T 3T=6T；
C i+1是3T (异或门) t ) NAND门) t ) NAND门)=5T；
当n个全加器与一个n位行波进位加法器相连时，AB全部同时输入，3T的AB同时计算了n个进位C分别为2T。
因此，ta=3T 2nT 3T 3T。
其中前3T完成所有第一异或门； 2nT为所有进位ci(C1，C2，…，Cn )； 第二个3T是所有的第二个异或门，在求所有的si(s0，S1，S2，…，Sn-1 )的最后，求是否溢出的异或门。
最终，ta=(2n9) t