文章目录概要内部结构图和具体的引脚功能端口a端口b！ [在此插入图像说明] 65https://img-blog.csdn img.cn/20210607164952661.png将端口c和处理器之间的接口操作模式0写到序列之前时，输入计时输出
概述了具有多种功能可编程并行接口电路芯片的最基本接口电路：三态缓冲器、锁存器和CPU之间、外围设备之间的接口电路：状态寄存器和控制寄存器，以及端口解码和控制电路、中断控制电路
端口a
端口b
端口c
与处理器的接口
动作方式0概要：在序列前写入适合基本输入输出方式无条件传输和查询方式的接口电路
关于时机的理解有很多问题。 首先，对一个芯片组来说，写入和写入数据时，必须同时检查当前芯片(即地址码和芯片选择信号)，然后输入控制信号进行读取和写入。
要读取外部数据，必须在读取数据之前准备好。 否则，无法成功读取/。
导出CPU内部的数据时，数据必须在导出之前准备好
基本顺序是
如果不选择对应的存储器单元，就无法控制读取和写入。 无论是阅读还是写作，都必须在被操作的数据被操作之前准备好。 而且，变化后的时间点实际上发生在操作时间的中途。 序列是人为规定的，是为了使整个程序合理运行而设定的，不是相互触发而发生的。 最后写和读的部分是由另一个事件引起和变化的，这不是自己决定的
输入时机
http://www.Sina.com/http://www.Sina.com /
解码地址，选择芯片、cs和A0、A1的输入端口即PA0，周期性读取数据。 而且一定要在控制信号到来之前准备好。 进行控制信号后熄灭RD控制信号，读取外部数据，遇到最初的低电平时，将data的数据写入缓冲区。 其实此时，输入端口的数据消失也没关系。 高电平时，缓冲区中的数据写入数据总线。 即，d0~d7的输出时间
解码地址，选择芯片、cs和A0。 A1在连接到导出端之前，数据应该已准备好。 也就是说data，**，这里没有准备吗？ *而且在写的信号之后来，这是无害的，已经接通了，要直接写在输出端口上吗？ 3358www.Sina.com/动作方式1概要：适用于门输入输出方式查询和中断方式的接口电路输入无锁存，这里就有问题了，那这里哪来的数据缓冲作用输入构成功能图
选择数据通信号，表示外围设备已准备好数据。 strobe、阀门门信号、低电平有效且其有效时，将输入设备发来的数据锁存在输入锁存器中输入输入缓冲信号，表示a端口接收到数据，输入缓冲全输入总线的联系信号输出并启用时，数据已锁定到输入锁存器。 高电平有效中断请求信号请求CPU接收数据以向CPU发出中断请求，并且请求CPU读出外部数据中断允许触发器以允许中断的出现。只有选中了对应的信号，并且对应的输入符合对应有效电平要求才能对数据进行输入输入时机
当外围设备数据到达具有8255A的端口上的数据线时，将发出STB低电平，并且输入端口上的数据已经存储在输入锁存器中。 指示输入缓冲区中的数据已满，然后IBF变高，输入缓冲区已满，并告知外围设备停止输入数据。 另外，这是用于向CPU询问数据的状态位，表示IBF变高时数据有效。 选通信号输入信号结束后，向CPU发送中断请求信号，INTR变高，变为箭头2。 与中断请求服务发出读取、读取信号的下降沿、取消中断信号相对应，与箭头3在输入读取完成时清除IBF数据区域、并与箭头4、即箭头4相对应地输出结构功能图相对应
在ack信号有效之后，指示外围设备接收到数据的外围设备响应信号将OBF置于无效高电平。 知识分子。
缓冲区满信号表示CPU输出了数据。 输出缓冲区完整
中断请求信号，请求CPU重新输出数据。
允许中断触发器
输出定时
在发生了输出指令写入信号下降沿之后，使其成为无效的低电平，简单地说，与断开中断相对应，与发生了箭头1的输出指令写入信号的上升沿之后，使输出缓冲器OBF成为低电平相对应，从而不对输出缓冲器进行解码响应信号ACK成为有效低电平时，表示外部设备正在接收信号，OBF可以为空，不需要为空，表示发生了OBF的上升，与箭头3的接收对应
所以就会打开中断，接受外部的中断响应。对应的就是箭头4 工作方式2 概述：双向选通传送方式 适用于双向传送数据的外设书用于查询和中断方式的接口电路 注意： 方式二只适用于A端口，一个八位的双向端口和一个五位的控制端口输入和输出都可以被锁存， 时序图工作时序相当于方式一的选通输入时和选通输出时的时序的组合