altera触发器是行级触发器，因此建议使用rst_n。
xilinx触发器是高电平触发器，因此建议使用rst。 对于rst_n，将添加额外的非逻辑
xilinx推荐：由于 rst 是一个高扇出网络，所以要尽量减少 rst 的使用，扇出过大，时机难以收敛。
参考： https://blog.csdn.net/maowang 1234588/article/details/103510605
根据FF复位后的值和敏感信号列表中是否有rst (异步触发器)，实际设备实例化为以下四个基元(FF设置不同，实例化名称不同) )。
fdse :在rst之后是1，rst不作为一个判断信号添加到敏感信号，而是同步触发
fdre :在rst之后是0，rst不作为一个判断信号添加到敏感信号，而是同步触发
FDPE :rst之后是1，rst被添加到敏感信号中，并异步触发
FDCE :rst后面是0，rst添加到敏感信号中，异步触发
always@(Posedgeclk )/fdseif ) rst ) begincnt3='hffff； end else begincnt3=cnt3 1； endalways@(Posedgeclk )//fdre begincnt1=cnt1 1； end always @ (posedgeclkorposedgerst )/FDPEif ) rst ) begincnt2='hffff； end else begincnt2=cnt2 1； end always @ (posedgeclkorposedgerst )/FDCEif ) rst_n ) begincnt='h0； end else begincnt=cnt 1； 结束