数字电子表设计
学院：新联学院专业：电子信息工程学号：1102172007名：个性棒球
一.概述
1.1数字钟概述
20世纪末，电子技术得到了飞速发展，在这一推动下，现代电子产品已基本渗透到社会各个领域，在大力推动社会生产力发展和社会信息化程度提高的同时，现代电子产品性能进一步提高，产品转型步伐也越来越快。 数字钟已经成为人们日常生活中不可缺少的必需品，广泛用于个人家庭、车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的便利。 由于数字集成电路技术的发展和先进石英技术的采用，数字钟表具有走时准确、性能稳定、集成电路小型化、功耗降低、多功能化、便携性等优点，被广泛应用于许多电子设备中。
电子表是人们日常生活中常用的计时工具，但由于数字电子表具有体积小、重量轻、运行准确、结构简单、功耗低等优点，本次设计采用数字集成电路和几个简单的逻辑门电路设计数字电子表，用于时间和周日的显示
多功能数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。 具有时间显示、行走准确、直观显示、精度、稳定性等优点。 电路装置非常小型，安装也很方便。 此外，在日期中，体积小、价格低廉、行驶精度高、使用方便、功能多、易于集成化，消费广泛
1.2设计目的
通过设计和实践，制作出正确显示时间、分、秒的数字钟。
1.3设计要求
数字钟功能要求：精确计时，以数字形式显示时、分、秒时间，时间计时要求为“24比1”，分和秒计时要求为60进制。
二.主要实验器材
三.设计原理和框图
数字时钟实际上是对标准频率进行计数的计数电路，标准的1HZ时间信号必须准确稳定。 从图中可以看出，本数字时钟电路主要由振荡器、时分秒计数器、解码显示器构成。 这些机制将振荡器产生的高频脉冲信号作为数字时钟的时间基准发送到秒计数器，秒计数器采用60进制计数器，每60秒输出“分脉冲”信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计一次将该信号发送到时计数器，时计数器采用十二进制计数器的解码显示电路将时、分、秒计数器的输出状态发送到7段解码显示器，由6位LED段显示器显示。 配置框图如下：
(图1 )
四.各部分的电路和实现
4.1振荡电路
振荡电路是数字钟的核心，主要用于生成时间标准信号，数字钟的精度，主要取决于时间标准信号的频率和稳定度。 一般来说，振荡器的频率越高，计时精度越高。 通常使用通过对晶体振子进行分频而得到的该信号，但也可以使用由门电路或555计时器构成的多谐振荡器作为时间标准信号源。
本设计方案采用了由集成电路计时器555和RC构成的多谐振荡器，如下图所示。
(图2 )
接通电源后，电容器C1被充电，Vc1上升，Vc1上升到2/3Vcc时，触发器复位并且放电BJTT导通，此时Vo为低电平，电容器C1通过r和t的放电使Vc1降低当Vc1下降到1/3Vcc时，触发器被复位，Vo反转为高电平，电容器C1的放电所需的时间如下。
t1=RC1ln2=0.7R1C1
C1放电结束时，t截止，Vcc通过R1、R2向电容器C1通电，Vcc从1/3Vcc上升到2/3Vcc所需的时间如下。
T2=(R1R2) C1LN2=0.7 ) 2R1R2) C1
Vc上升到2/3Vcc时，触发又反转。 这样重复，在输出侧得到周期性的方波，其频率如下。
f=1/(T1T2 )=1.43/(2r1r2) C1在此假设振荡频率f=1Hz。
C110F
R68kvo
5V
4.2计数器的设计
有了时间标准的“秒”信号，可以根据设计要求来设置时、分、秒计数器。 分钟和秒计数器均采用60进制计数器，计数规则均选择00、01、02----58、59、00、01-----这里均为10进制计数器74LS90。 74LS90有两个置零端子，通过与输出信号连接，可以得到任意小于十进制的计数器。 例如，六进制计数器。 然后与十进制计数器级联，得到60进制计数器。
时间计数器是“23转0”的特殊计数器，当数字钟运行到23时59分59秒时，秒的位计数器中会输入另一秒脉冲，数字钟自动显示为00时00分00秒。 级联两个十进制计数器以配置一个百进制计数器。 然后，通过输出控制可以获得二十四进制计数器。 将第一个计数器的Qb和第二个计数器的Qc连接到两个置零端子，并连接两个芯片的置零端子，从而在计数器达到24点时清除计数器，得到24进制计数器。
(图360进制计数器电路)
(图424进制计数电路)
4.3显示电路的解码
解码和映射； 数字显示电路直观清晰地反映数字时钟和计时状态，被人类视觉器官所接受。 任务是将计数器输出的8421BCD代码翻译成数字显示所需的高低等级。 这里使用的解码器是常用的BCD解码/CD4511。 其中，A1、A2、A3、A4按照设计方式与计数器的4个输出端连接或接地，a、b、c、d、e、f、g与7级对应的数字显示终端连接。
(图5 )