桶形移位寄存器——循环移位寄存器被应用于浮点加减运算、压缩/解压缩、图像处理算法中，所以我来稍微说明一下。
例如，设计8位桶形移位器。 8位桶形移位器是具有8个数据输入位、8个数据输出位、3个控制输入位的组合逻辑电路，其输出字等于输入字的循环移位，循环移位的次数由控制输入位指定。 例如，如果输入字为ABCDEFGH (每个字符表示1位)，输入控制位为101 ) 5，则输出字为FGHABCDE。
的一些学校教材的写法如下。
但是，这样的设计无法生成寄存器，综合结果只是纯粹的组合电路。 (但是，通过整合指令和限制，可以保留寄存器) Diamond中(使用LSE整合工具)的结果如下。
从面积来说，这种设计方式确实可以节约资源，但在高速时序电路中。 这样的设计不合理。
随着FPGA技术的发展，各厂家已经向开发者提供了大量的IP、基本设计的功能块(原语)等。 在包括DSP Slice的器件中，设计者可以使用DSP容易地进行桶形移位寄存器的设计。 但是，虽然早期的FPGA和CPLD中有些不包含DSP Slice，但制造商也为设计者提供了基本的功能块，在综合设计时自动识别用户设计，并通过功能块进行实例化。
有以下其他设计。
其综合结果如下图所示。
可以看到，集成工具会自动用制造商提供的功能块替换班次部门的设计。