一、实验目的
设计、验证和优化
16
位超前进位加法器的逻辑功能。
二.实验原理
1
在、
1
位加法器原理
全加法器的加法输出信号和进位信号被定义为输入变量
a
在、
B
在、
C
的两类组合布尔函数
数量：
加法输出信号
=A
B
C
进位信号
=AB AC BC
实现这两个函数的门电路如下图所示。
不是单独实现这两个函数，
用进位信号
生成加法输出信号。 这样可以降低电路的复杂性，节约芯片面积。
上述全加法电路可以作为一般电路使用
n
位二进制加法器的基本组合模块，
那个允许两个
n
将位的二进制数作为输入，在输出侧产生二进制数和。 最简单的
n
位加法器是全加法器列
由链路构成，
在此，各级加法器实现两位数的相加，
生成对应相加位，
将进位输出传递给下一个
同级。
这种串联加法器的结构称为并联加法器，
但是，其整体速度明显受到进位链内的进位信号的限制
的延迟。 因此，为了能够降低从最低位比特到最高位比特最差的进位传播延迟，
最终选择的电路是16位超前加法器。
2
超前进位加法器原理
超前进位加法器的结构如下图所示。 进位加法器的各位由一个改进型全加法器生产
生成进位信号
gi
是卡莉传播信号
pi
，
其中全加法器的输入是
Ai
和
英国广播公司
，
生成的等式
如下所示。